01 三维3D叠层封装技术及关键工艺（中文版）

2009 年全国博士生学术会议 科技进步与社会发展跨学科学术研讨会 论文 政研论文下载论文大学下载论文大学下载关于长拳的论文浙大论文封面下载 集 1 三维（3D）叠层封装技术及关键工艺 郑建勇，张志胜，史金飞 （东南大学机械工程学院，江苏南京，211189) 摘要：三维（3D）叠层封装技术是一种可实现电子产品小尺寸、轻重量、低功耗、高性能和低成本的先进 封装技术，该技术已广泛用于手机、数码相机、MP4及其他的便携式无线产品。文中对3D叠层封装技术进行了 简要介绍，重点分析了三维叠层封装技术的分类和关键工艺，阐述了三维叠层封装技术的优点，并对3D叠层封 装技术所面临的一些问题和应用前景进行了分析。 关键词：3D叠层封装技术；封装工艺；芯片堆叠；封装堆叠 Integrated Circuit Three Dimension Stacked Package and Its Key Technology Zheng Jian-yong, Zhang Zhi-sheng, Shi Jin-fei (Department of Mechanical and Engineering, Southeast University, Nanjing ,Jiangsu,211189) Abstract: In recent years, the increasing demands for the high performance integrated circuit devices have led to the development of multi-die stacking technology in a single package. The 3D (three dimension) stacked package technology is developing trend of the integrated circuit advanced high-density packaging, which can easily meet the developing of smaller footprint, lower profile, multi-function, lower power consumption and lower cost for the cell phones and consumer products like digital cameras, MP4, PDA and other wireless devices. Some correlative concepts of the 3D stacked package have been proposed in this paper. Firstly, the development trends and the general classifications of 3D stacked package have been introduced. Furthermore, in order to compare with the traditional 2D package (MCM), the advantages of the 3D stacked package technology have been discussed, and it also briefly states the technical challenges that 3D stacked package technology must be faced. In addition, the potential applications that may take advantage of 3D stacked package technology are discussed. Keywords: Integrated circuit; 3D stacked package; Advantages; Application 1 引言 随着手机、PDA、数码相机、MP4等移动消费型电子产品对于功能集成、大存储空间、高 可靠性及小型化等封装的要求程度越来越高，在MCM（多芯片组件）X、Y平面内的二维封装的 基础上，沿Z方向堆叠的更高密度的三维封装技术得到了充分发展。迄今为止，在IC芯片领域， SoC（系统级芯片）是最高级的芯片；在IC封装领域，SiP（系统级封装）是最高级的封装。一 方面，SiP涵盖了SoC，另一方面SoC也简化了SiP。目前，SiP有多种的定义和解释，其中的一种 说法是多芯片3D封装内的系统集成（System-in-3D Package），即在芯片的正方向上堆叠两片以 上互连的裸芯片的封装[1] 。SiP强调了封装内集成了某种系统的功能，而3D封装则仅强调了芯 片的封装方式是在Z方向上的多芯片堆叠，两者在侧重方面有所不同。概念上，3D封装能减轻 芯片互连所带来的延迟问题，当减小芯片面积时，如果在二维结构中所需要的大量长的互连能 够通过短的垂直互连来取代，这将极大地提高逻辑电路的特性[2]。例如，在芯片的多重有源层 的临界通道上可以互相紧密地放置多个逻辑门电路，并且还可以根据不同的电压需求或特性需 求将门电路放在芯片不同的堆叠层上。目前，3D封装已从芯片堆叠封装发展到了封装堆叠，扩 大了3D封装的内涵，在今后相当长时间内，基于BGA、FC、SiP等多种封装技术融合的3D封装 将是实现高密度组装的关键技术。 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 ◆80 三维（3D）叠层封装技术及关键工艺 作者：郑建勇，张志胜，史金飞 2 2 三维（3D）叠层封装技术 3D封装主要有三种类型，即埋置型3D、有源基板型3D和叠层型3D。实现这三类3D封装，当 前主要有如下三种途径：一种是在各类基板内或多层布线介质层中“埋置”R、C或IC等元器件， 最上层再贴装SMC/SMD来实现立体封装，这种结构形式称为埋置性3D，如图1所示；第二种是在 Si圆片规模集成（WSI）后的有源基板上再实行多层布线，最上层再贴装SMC/SMD，进而构成立 体封装，称为有源基板型3D，如图2所示；第三种是在2D的基础上，将每一层封装（如MCM）上 下堆叠互连，或直接将两个LSI、VLSI芯片面对面“对接”或背对背封装起来，进而实现立体封装， 这种结构形式称为叠层型3D[3]。叠层型3D封装是应用最为广泛的一种，其基本结构是将多个裸 芯片或封装堆叠起来，中间可以有夹层或没有夹层，夹层可以是多层的PCB板（包含或不包含无 源元件），各层互连可以是线焊（wire bond）、倒装焊(FC bond)，还可以是过通孔进行直接互 连(TSV)。3D叠层型封装是近年来发展迅速的集成封装技术，从具体的 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 上有封装的堆叠与芯 片的堆叠两大类。 2.1 芯片叠层封装 常见的芯片叠层封装多是把两个或两个以上的芯片在Z方向上堆叠，并利用传统的引线键合 方式进行互连，然后再进行封装。主要的封装方式有两种：一种是金字塔型的叠层封装，即用 大小不同的芯片，上层的芯片的面积要小于下层，这样下层芯片 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 面就有足够的面积和空间可 以用来进行引线键合，如图3所示；另一种是使用大小相同的芯片，通过在上下层芯片之间加入 一层芯片（spacer）以便于下层芯片的引线键合，垫片通常是一块面积比上下层芯片小的普通 硅片，如图4所示[4]。多芯片叠层封装的垂直互连问题,主要有以下几种方法： （1）载体边缘焊接法，即是在每层基板的周围侧面制作互连的金属化层，然后将叠层封装 后的基板侧面的金属化层用引线条或金属侧板层层焊接互连。 （2）硅片穿孔互连（TSV），指对硅片穿孔后的通孔进行金属化处理，并在金属化孔上形成 低熔点的凸点，使之成为导电通孔，再利用孔内的金属层以及金属焊点（通常是Cu）进行垂直 方向的互连。 （3）C4技术互连法，即利用C4技术，在基板的正面或侧面先形成足够高度的低熔点C4凸点 （如Pb-Sn焊料球），芯片或基板层层堆叠后，再利用再流焊的方法将各层间垂直互连，其工艺 方法与一般的C4技术相同，适合于批量生产，如图5所示。 针对芯片叠层封装的垂直互连，还有其他的一些垂直互连方法，如TAB法、导电胶垂直互连 法、微型弹簧桥连接法和柔性引线折叠垂直互连法等。此外，随着芯片叠层封装结构的日益复 杂，采用引线键合（WB）、FC及TSV等混合方式的互连已是必然趋势，如图6所示[5]。 图1 埋置型3D结构 图2 有源基板型3D结构 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 2009 年全国博士生学术会议 科技进步与社会发展跨学科学术研讨会论文集 3 图3 金字塔式的叠层结构 图4 相同尺寸的硅片叠层结构 图5 基于C4互连的叠层结构 图6 混合互连方式的叠层结构 2.2 封装的叠层 尽管芯片叠层封装可在超薄的空间内集成更多的功能，甚至是某个系统功能（SoC），但是 在一些IC内由于良品率的影响和缺乏KGD，使得封装IC必须进行3D配置下的预测试。为此，业界 推出了在单一解决方案内堆叠预测试的封装，即封装的叠层。封装的叠层又可分为封装内封装 （PiP）和封装上封装（PoP）两种形式。 2.2.1 封装内封装（PiP） PiP（Package in Package）是一种在BAP（Basic Assembly Package，基础装配封装）上 部堆叠，再经过完全测试的内部堆叠模块（ISM，Inside Stacked Module），以形成单个CSP解 决方案的3D封装，如图7所示。PiP封装技术是Kingmax融合了TinyBGA内存封装技术而研发出的 小型存储卡的一体化封装技术。该技术整合了PCB基板组装及半导体封装制作 流程 快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计 。PiP封装的 外形高度较低，可以采用 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 的SMT 电路板装配工艺。但由于在封装之前单个芯片不可以单独 测试，所以总成本较高(封装良率问题)，而且事先需要确定存储器结构，器件只能由设计服务 公司决定，没有终端使用者选择的自由。 图7 PiP封装结构 图8 PoP封装结构 2.2.2 封装上封装（PoP） PoP（Package on Package）是以多层封装进行堆叠实现三维封装的技术方案，通常是相同 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 ◆80 三维（3D）叠层封装技术及关键工艺 作者：郑建勇，张志胜，史金飞 4 功能封装的堆叠，引线框架型和基板型封装均可实现PoP封装，如图8所示[6]。其中基板型封装 相对而言具有更高的封装密度、更薄的封装外形和更大的工艺灵活性等，同时具有更高的可靠 性。PoP封装技术的出现模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存 储空间的同时，也为终端用户提供了自由选择元器件组合的可能，生产成本也得以更有效的控 制。图9是PoP封装工艺的一般技术路线，首先以需要堆叠的单层封装结构、材料为出发点，通 过封装的应力和结构设计，采用堆叠工艺实现不同层封装之间的连接；主要的检测和验证为封 装体翘曲的检验和层间互连可靠度的测试；经过设计与工艺之间的优化，实现多层PoP封装。考 虑到基板上不同芯片、元器件的热性能及力学性能差异，对单层封装中基板的布局进行必要的 优化和设计；在互连可靠度的评估中，从焊接界面出发进行分析。PoP封装技术的出现，更加丰 富了3D叠层封装的形式。 3 3D封装的关键工艺 3D叠层封装技术的出现，解决了长期以来封装效率不高，芯片间互连线较长而影响芯片性 能以及使芯片功能单一的问题；同时也促进了相关组装设备和工艺的发展。3D叠层封装涉及的 关键工艺有大尺寸圆片减薄工艺、超薄圆片划片工艺、高低弧焊线工艺、密间距焊线工艺、超 薄形胶体塑封工艺、微型器件的SMT工艺等。 3.1 圆片减薄工艺 封装结构设计 堆叠工艺实现 翘曲？ 互连可靠？ 完成 用堆叠的封装单层 结构、材料等 Yes No No Yes 图9 PoP封装的技术路线示意图 基于3D叠层封装的产品中由于需要多颗芯片的堆叠集成，因此对圆片的减薄要求很高，往 往要求芯片减薄至 m100~m50 μμ 的厚度，甚至有些产品需要达到 m25μ 的厚度。而且一般的 圆片通常达到12英寸的尺寸，单颗芯片的面积也超过100mm2，所以大大增加了减薄、切割和拾 取芯片的难度，倘若工艺技术控制不好，则通常会造成圆片、芯片碎裂的问题，或是在芯片内 残留机械应力，造成芯片在后续的工序中碎裂。为了确保圆片的减薄尺寸要求，超精密磨削、 研磨、抛光、腐蚀等作为硅晶圆背面减薄工艺获得了广泛应用，减薄后的芯片可提高热发散效 率、力学性能、电性能，减小芯片封装体积，减轻划片加工量。表1给出了对圆片减薄的要求， Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 2009 年全国博士生学术会议 科技进步与社会发展跨学科学术研讨会论文集 5 即对圆片的翘曲和不平整度（粗糙度）提出了具体的控制指标[2]。 表1 圆片减薄的要求 翘曲度 m/ μ 不平整度 m/ μ 最 小 2 0.013 最 大 7 0.027 平 均 4.65 0.018 标准偏差 1.83 0.0057 3.2 薄圆片的划片工艺 薄圆片划片工艺面临的主要问题是圆片的崩裂问题，如果崩裂严重，则会造成芯片缺角， 芯片直接报废；如果崩裂较轻微，裂纹没有碰及铝线，则该缺陷不易被发现，但是会影响封装 后IC的可靠性。相比两种情况，后者的后果更为严重。圆片的崩裂主要是由划片刀的过载所引 起，划片刀刃口是由金刚砂颗粒粘合而成，呈锯齿状。金刚砂的暴露量越大，划片刀就越锋利。 在划片过程中，划片刀刃口的金刚砂颗粒不断地被磨损、剥落和更新，以保证刃口锋利，得到 较好的切割效果，划槽边缘较光滑。如果被磨损金刚砂颗粒没有及时更新，导致划片刀刃口变 钝，切割温度过高，即所谓划片刀过载，则会产生正反面崩片。由于切割时圆片正面所受压力 小于反面，且正面直接被水冲洗冷却效果较好，所以一般崩片的背面比正面更严重，如图10所 示[7]。因此，控制划片刀的过载即是解决圆片崩裂现象的关键。目前，除了传统的划片刀切割 工艺外，更加先进的划片工艺也逐渐发展起来，如采用水刀切割成型工艺或激光切割工艺等， 就可以避免产生划片时对芯片的各种损伤，同时可有效地去除所有的熔化残渣，并且可以使切 口的边缘迅速冷却，边缘的热损伤区几乎可以忽略不计。 (a) (b) 图10 背崩现象 3.3 超低弧度焊线工艺 3D叠层封装需要在有限的空间中集成多个尺寸大小各异的芯片和其他的外围元器件，同时 芯片的压焊点间距非常小，因此用于3D叠层封装中的焊线技术比传统的封装产品有着更高的要 求。目前，在键合技术的几种应用中，多采用标准的键合工艺，因为标准的键合工艺速度比反 向的更快，并能够得到更细的间距。但是标准的键合工艺受到弧高方面的约束。当芯片堆叠层 Administrator 高亮 Administrator 高亮 ◆80 三维（3D）叠层封装技术及关键工艺 作者：郑建勇，张志胜，史金飞 6 数增加时，不同线环形层之间的间隙相应减少，需要降低较低层的引线键合弧高，以避免不同 的环形层之间的引线短路。同时，需要严格控制顶层芯片的金线弧高，以避免金丝露出塑封体 表面；并且器件最大的弧高，不应高于保持环形层之间最佳缝隙的芯片厚度。目前，针对超低 弧度金线键合技术的要求不断提高，反向键合技术在3D叠层封装中得到了广泛应用。反向键合 工艺是先把劈刀置于芯片键合区上，打一个金球之后，再以引脚为第一焊点，芯片键合区为第 二焊点的顺序键合，并把第二焊点打到金球上。除了较低的弧高之外，反向键合在引脚的第二 焊点处还可形成较大的间隙。 4 3D叠层封装的优缺点 4.1 3D叠层封装的优点 4.1.1 外形尺寸减小 3D叠层封装是在垂直于芯片/封装表面的Z方向上实现的多层堆叠封装，与传统的封装相比， 具有尺寸小和重量轻的特点，如3D叠层封装相对于MCM封装，其体积可缩小5~6倍，重量可减 轻3~19倍。 4.1.2 硅片利用效率提高 3D叠层封装与其他2D封装技术相比（如MCM），3D封装技术的硅片效率超过100%，如图 11所示，MCM由于使用了裸芯片，焊盘减小了20%~90%，而3D封装则更有效地使用了硅片的 有效区域[8]。 图11 MCM与3D的硅片效率比较 4.1.3 信号传输延迟减小 3D叠层封装采用了混合互连技术，以适应不同元器件间的垂直互连，如芯片与芯片、芯片 与圆片、芯片与基板等，可根据需要采用倒装、引线键合和TSV等互连技术进行多芯片的叠层 封装，从而缩短了芯片间的互连长度。在高速电子系统中，总延迟时间主要是受传输时间的限 制，传输时间与互连长度成正比，因此,缩短信号延迟就需要用3D封装缩短互连长度。互连长 度的缩短，可降低互连伴随的寄生电容和电感，如使用MCM技术的信号延迟缩短了约300%， 而使用3D封装使得互连元器件的间距缩短，延迟减小，如图12所示。 图12 2D和3D结构的导线长度比较 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 2009 年全国博士生学术会议 科技进步与社会发展跨学科学术研讨会论文集 7 4.1.4 提高了系统的性能 由于3D叠层封装实现了芯片间互连长度的缩短，减小了互连尺寸，降低了互连伴随的寄生 性能（电容和电感），使得芯片间的噪声更小、功耗更低，因此，3D元器件尺寸和噪声的减小 便于系统的高速度运行，从而提高了系统的性能。 4.1.5 运行速度提高 在计算机和通信系统中，互连的带宽，特别是存储器的带宽，是阻碍系统性能的主要瓶颈。 因而，降低芯片间信号传输的延迟，增大母线带宽是提高系统性能的有效措施。采用3D叠层封 装技术，可在不改变系统器件尺寸的基础上，增大存储容量，并可实现系统CPU和存储器芯片 的集成封装，提高系统的运行速度[2]。 4.2 3D叠层封装的缺点 4.2.1 热处理的问题增多 目前，IC封装的主流方向是朝着更大芯片、更多I/O 端口、更高的电路密度和更佳的可靠 性方面发展，提高电路密度意味着增加系统的功率密度。采用3D封装技术制造的元器件，高的 组装密度在使得器件的功率密度提高的同时，必然会引起封装单位体积容纳的热量增加。一般 情况下，器件的失效往往与其工作温度密切相关。资料表明，器件的工作温度每升高10℃，其 失效率增加一倍。不合理的热设计将会诱发一系列的可靠性问题，如出现局部过热，温度分布 不均等。因此，采用3D封装技术制造元器件，就必须认真考虑封装体的散热处理问题。 目前，3D 封装的散热处理有两级：一是对3D器件表面上的热量进行均匀分布的系统设计 级，另一个是封装级。散热处理的方法有三种：一是使用低热阻基板；二是使用强风冷或液体 冷却剂为3D 器件降温；三是在叠层元件之间使用导热通孔将内部的热量散至表面。 4.4.2 设计的复杂性增加 目前，在持续提高芯片的集成密度、性能和降低成本方面，3D封装技术具有广泛的应用前 景。但是，由于多个裸片或封装的高密度集成，以及封装体内多种不同功能材料的使用，使得 封装体内的电磁场分布十分复杂，易引发严重的隔离度、信号波形畸变等信号完整性和电源完 整性问题，以及EMI/EMC问题，这些使得3D封装结构设计更加复杂。因此，设计和研制软件的 开发工作是3D封装技术发展必须面对的问题。 5 结论 3D封装技术改善了电子系统的许多方面，如尺寸、重量、速度、噪声及能耗等。此外，由 于在3D元器件的组装过程中，消除了有故障的IC，其终端器件的成品率、可靠性及牢固性比分 立形式的元器件要高，因此，在具有高性能要求的航空、航天、军事及民用电子等方面，具有 广泛的应用前景。 采用3D封装技术制作的高性能大容量的存储器组件是3D封装技术的主要应用领域之一。目 前，该器件已成功地用于大型通用计算机和超级巨型机中，今后将会用于工作站、个人计算机、 医疗电子设备及汽车电子设备等领域。在Micro SD、MMC、HD-SIM、USB及各种智能存储卡 类产品中，3D封装技术也得到了广泛应用。 IC封装业作为支持电子信息产业发展的关键技术之一，其主流技术正在向高速、多功能、 低功耗、窄间距、小型化、轻量化和低成本的方向发展。而3D封装技术正处于发展阶段，是微 电子封装业发展的主要趋势，虽然面临着技术上的一些重大问题，但随着封装技术和相关工艺 设备的进一步发展，这些制约因素肯定会得以解决，从而使3D 封装技术尽快地取得工艺上重 大的突破，并得以更为广泛的应用。 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 ◆80 三维（3D）叠层封装技术及关键工艺 作者：郑建勇，张志胜，史金飞 8 参考文献 [1] Marcos Karnezos. 3D Packaging: Where All Technologies Come Together [C]. IEEE/CPMT/SEMI 29th International Electronics Manufacturing Technology Symposium, 2004. USA. Jul 14-16, 2004:64-67. [2] 翁寿松. 3D封装的发展动态与前景[J].电子与封装,2006, 6(1): 8-10. [3] 高仰月,译.不断推进的圆片级三维封装[J].电子工业专用设备, 2006 (12):19-21. [4] 何金奇.三维 (3D)封装技术[J].微电子技术,2001, 29(4): 32-35. [5] Norocel C, Ciprian L,Paul S, et al. Accurate 3D Modeling and Simulation of Advanced Packages and Vertical Stacked dice[C]. 2nd Electronics System Integration Technology Conference. Greenwich, UK, 1-4 Sept, 2008:857-862. [6] Carson, F. P, Kim, Y. C, Yoon, I. S. 3-D Stacked Package Technology and Trends[C]. Proceedings of the IEEE 2009, 97 (1):31-38. [7] 孙宏伟.叠层芯片封装技术与工艺探讨[J].电子工业专用设备,2006 (5):65-70. [8] 李可为.集成电路芯片封装技术[M].北京:电子工业出版社, 2007. 三维(3D)叠层封装技术及关键工艺 作者： 郑建勇， 张志胜， 史金飞 作者单位： 东南大学机械工程学院,江苏南京,211189 本文链接：http://d.g.wanfangdata.com.cn/Conference_7166624.aspx 授权使用：桂林电子科技大学(gldzkj)，授权号：f3b56ec3-976a-4a67-89d8-9e1a00d27b49 下载时间：2010年10月25日