《EDA技术与应用》期末考试复习提纲
一、概念：
1. FPGA：FPGA即Field Programmable Gate Array，现场可编程门阵列
2. FPGA的基本结构：FPGA由可配置逻辑模块CLB(Configutable Logic Block)、输入输出模块IOB(Input/Output Blocks)和互连资源ICR(Interconnect Capital Resource)以及一个用于存放编程数据的静态存储器SRAM组成，其中CLB的基本组成单元为Slice(由查找
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
和触发器构成的单元)。
3. CLB：CLB即Configutable Logic Block，可配置逻辑模块
4. 查找表：查找表即Look-up Table，简称LUT，其本质上就是一个可通过寻址输出其中存储逻辑运算结果的RAM
5. 逻辑综合：逻辑综合是指将HDL语言翻译成最基本的
标准
excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载
门电路、RAM和触发器等基本逻辑单元的连接关系，并根据约束条件优化所生成的门级逻辑连接，输出网表文件的过程。
6. PLD：Programmable Logic Array，可编程逻辑阵列
7. SPLD：Small/Simple Programmable Logic Array
8. CPLD：Complex Programmable Logic Array
9. ASIC：专用集成电路，它是根据某一用户的特定要求，能以低制作成本、短交货周期供货的半定制、定制电路以及PLD和FPGA电路。
10. IOB：Input/Output Block，输入输出模块
11. ICR：Interconnect Capital Resource，互联资源
12. CLB的两种基本结构：基于MUX、基于LUT
13. Altera称之为“逻辑阵列块” LAB，Xilinx称之谓“可配置逻辑块” CLB。
14. ISE10.1硬件逻辑
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
套件，其中包括：
Core Generator、Architecture Wizard、iMPACT、FPGA Editor、Timing Analyzar、Constraints Editor
15. FPGA开发
流程
快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计
：
电路设计与设计输入
仿真验证：利用Xilinx集成的仿真工具足矣
逻辑综合：利用XST(Xilinx Synthesis Tool)工具
布局布线：利用Xilinx的Implementation Tool工具
FPGA配置下载：利用iMPACT工具
16. SoPC (System on Programmable Chip, SoPC)是一种特殊的嵌入式系统，首先它是片上系统(SoC)，即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减，可扩充，可升级，并具备软硬件在系统可编程的特点。可编程片上系统正在成为FPGA最为重要的发展方向。
17. Verilog和VHDL硬件描述语言已经被IEEE公布为工业标准。
18. HDL：HDL即Hard Description Language，硬件描述语言
19. 用Verilog-HDL描述的电路设计就是该电路的Verilog HDL模型，这些模型可以是实际电路的不同级别的抽象，这些抽象的级别和它们对应的模型类型包括有：系统级、算法级、寄存器传输级/RTL级、门级/Gate级/逻辑门级、开关电路级/Switch级
20. Verilog模块的结构由在module和endmodule关键词之间的四个主要部分组成：端口信息、输入输出说明、内部信号、功能定义
21. module 模块名(端口1，端口2，端口3，...)；
22. 标识符必须以英语字母（a-z, A-Z）起头，或者用下横线符（ _ ）起头。其中可以包含数字、$符和下横线符。
23. Verilog语言是大小写敏感的，因此sel和 SEL是两个不同的标识符。
24. Verilog HDL中共有19种数据类型，分成常量和变量
25. 3 ' b1001_0011与3'b011 相等，5'H0FFF 与5'H1F 相等
26. 下划线可以用来分割数的表达式以提高程序的可性，但不能用在位宽和进制处，只能用于具体的数字之间。比如：
16’b1010_1011_11111_000 //合法格式
8’b_0011_1011 //非法格式
27. 一个数字可以被定义成负数，只要在位宽表达式前加一个减号。
- 8’d5 // 合法格式
8’d-5 //非法格式
28. 算数运算符、关系运算符、逻辑运算符
29. 逻辑运算符有:
&& (逻辑与)
|| (逻辑或)
！(一元逻辑非)
30. 按位运算符与逻辑运算符的计算
31. 不同长度操作符运算时，右端对齐，左端补0，例如：
'b0110 ^ 'b10000 等价于： 'b00110 ^ 'b10000
· 结果为' b10110
32. 注意：逻辑与“&&”和按位与“&”是不同的
逻辑或“||”和按位与“|”是不同的
逻辑非“！”和按位取反“~”是不同的
例如：A=4’b0011; B=4’b1001;
33. 时序标注文件是指SDF（Standard Delay Format Timing Annotation）文件，在Xilinx公司的FPGA/CPLD设计中使用“.sdf”作为时序标注文件的扩展名，而在 Altera 公司的FPGA设计中使用“.sdo”作为时序标注文件的扩展名。它在仿真过程的主要作用就是在SDF标注文件中对每一个底层逻辑门提供了 3 种不同的延时值，分别是典型延时值、最小延时值和最大延时值，用于进行静态时序分析（STA）仿真验证。
34. 综合在FPGA/CPLD设计中的作用是是将寄存器传输层的的结构描述转化为逻辑层的结构描述，以及将逻辑层的结构描述转化为电路的结构描述。综合步骤的输入是HDL源代码，输出是逻辑网表。
~B=4’b0110;
3. !B=1’b0;
A|B=4’b1011;
2. A || B=1’b1;
A&B=4’b0001;
A&&B=1’b1;
浙公网安备 33021202002483