基于DSP和FPGA的CCD图像采集系统设计与实现

机电工程技术 2007年第36卷第12期机电工程技术 !""#年第 $%卷第 &!期 图1 基于CCD图像采集的自动瞄准系统硬件结构 基于DSP和FPGA的CCD图像采集系统 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 与实现 林祥金,张志利,朱 智 (第二炮兵工程学院, 陕西西安 710025) 收稿日期:2007-06-29;修订日期:2007-09-04 摘要:为了实现导弹武器瞄准自动化,本文设计了基于DSP和FPGA的高速高精确度双通道CCD图像采集系统,采用QuartusII在 Altera的FPGA器件CycloneII上设计了CCD驱动时序电路,采用PSPICE设计了可以满足帧转移面阵CCD各项驱动要求的CCD驱 动电路。设计中采用FPGA构造FIFO,可根据不同的应用场合对FPGA编程以满足设计要求,因此灵活性较大,并采用了 EDMA 传输,使得该 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 更适于在实时性要求较高的高速图像采集系统中应用。实验表明,系统具有抗干扰强、可靠性高、失码率低等 优点,是一种较好的高速、高精度图像采集方案,可以满足导弹武器瞄准的自动化要求。 关键词:瞄准自动化;图像采集;FPGA;DSP;FIFO 中图分类号:TP183 文献标识码:A 文章编号:1009-9492(2007)12-0068-04 1引言 光电定向瞄准设备包括光学设备和电子设备,是集光 学、光电传感、精密机械、电子和计算机于一体,用于航 天器发射初始定向的重要设备。为实现导弹武器瞄准自动 化,提高武器系统的快速反应能力,需要采用基于数字图 像处理的自动瞄准系统。如何设计高速、高精度 CCD图像 采集系统是实现光电瞄准设备自动化首要解决的问题 [1]。 随着 FPGA集成度和运行速度的提高,使得当前数据采集 系统的高速和高精度需求得以 满足。FPGA内部具有丰富的 存储单元,易于实现各种存储 器 (如 FIFO、双口 RAM等); 另外,基于查找表的逻辑单元 可用于实现各种数字信号预处 理 (如滤波等),以辅助 DSP 处理器做各种预处理。 2自动瞄准系统硬件 结构 TI公司推出的高性能数 字信号处理芯片 TMS320C6000系列,工作频率最高可达 到 1GHz,具有处理速度快、灵活、精确和可靠性高等优 点,作为数据采集系统中的主处理器,可以满足实时性的 要 求 。 基 于 此 , 本 文 设 计 了 采 用 TMS320C6416[2]、 AD9243和 FPGA的高速高精度双通道 CCD图像采集系统 (CCD使用逐行扫描模式时,并选择双通道快速读出),每 个通道的采样率为 3Msps,最高可达 10Msps,采样精度为 14b。系统主要包括以下几部分:高速 A/D转换、FIFO数 据缓存和EDMA数据传输等,系统结构框图如图1所示。 系统通过 CCD传感器获取图像的彩色信号,经过 A/ D转换器转换为 RGB三原色相应的数字信号,再经 FIFO 送入数字信号处理器进行图像处理;将 DSP输出控制信号 送入步进电机中,使步进电机拖动CCD传感器达到最佳位 置完成对焦;同时数字信号处理器根据自动曝光程序完成 曝光/增益控制及自平衡控制;将采集到的图像信息传给 瞄准计算机,完成数字图像的处理、识别任务。 3CCD图像采集系统硬件设计 (1)CCD驱动时序电路及驱动电路设计 CCD的一个工作周期分两个阶段 [3]:曝光阶段和帧转 移阶段。在曝光阶段,感光区收集光敏元产生的光电荷, 同时存储在存储区的上一帧图像电荷被逐行转移到读出寄 存器,并被串行读出,供后续电路处理。而在帧转移阶段 完成图像电荷从感光区到存储区的转移,同时完成感光区 的清空,帧转移操作结束,开始下一帧图像的曝光。通过 研究与开发 68 机电工程技术 2007年第36卷第12期机电工程技术 !""#年第 $%卷第 &!期 对 CCD的时序分析,本文采用 QuartusII在 Altera的 FPGA 器件 CycloneII上设计了 CCD驱动时序电路。图 2是 CCD 驱动时序仿真结果。 由于FPGA产生的驱动时序并不能直接输送给 CCD芯 片,一方而是因为 CCD驱动电平比较特殊;另一方而, CCD各移位寄存器等效于容性负载,而且各级容性负载不 尽相同,所要求的驱动电流也不相同。因此本文采用 Na- tionalSemiconductor公 司 的 DS0026[4] 来 驱 动 CCD。 DS0026芯片是一款常用的高速 MOS驱动器。图 3是 DS0026驱动电路基本结构。 电阻R1起阻抗匹配作用。DS0026是一个反向驱动器, 它的输入逻辑 ‘1’电压为 1.5V,输出逻辑 ‘1’为 (V- +0.7)V;输入逻辑 ‘0’为 0.6V,输出逻辑 ‘0’为 (V+ -0.8)V。为了满足 DS0026反向驱动的要求,在前面加了 一个反向器74LS04。它除了能将时钟信号反向之外,还和 R2,C1对输入时钟进行整形,消除信号的过冲问题。V-没 有直接加到 DS0026上,而是加在它的后级电路中对其嵌 位,这是为了对 DS0026输出的脉冲进行交流耦合和滤波, 减小信号的抖动和过冲。实践也表明这样的效果要好于 DS0026直接输出。 DS0026所需要的偏置电压 V+为 12V(或 10V),V-为 0V(或 -2V), 这 些 偏 置 电 压 分 别 由 7812, 7810, LM137T来实现。7812/7810是一种能提供固定正向电压的 芯片,而 LM137T与 LM117T类似,只不过它提供负向偏 置电压。 (2)AD9243[5]及转换控制 AD9243是 ADI公司生产的 14位、3Msps高性能模数 转换器。AD9240与AD9243完全兼容,因此系统的最高采 样率可兼容到10Msps。 模数转换器 AD9243的时序控制与传统的 A/D有所不 同,完全依靠时钟控制采样、转换和数据输出,在第一个 时钟的上升沿开始采样转换,第四个时钟上升沿到来时, 数据将出现在D1～D14端口上。本文采用系统自通电时起, A/D和时钟电路始终处于工作状态,对数据不停进行转 换,以减少误码率,提高采样精度。 (3)FIFO的实现及控制 在两个不同时钟域中传送数据时,异步先进先出 (FIFO,FirstInFirstOut)通常被用来保证数据传送的安 全性 [6]。设计中采用 FPGA来实现双通道数据的缓存和数 据传输的逻辑控制。CycloneII是一款高性能低价格的可编 程逻辑器件,具有丰富的逻辑单元和存储单元,可以配置 为大小不同的各种类型存储器,如单口 RAM、双口 RAM 和同步FIFO,其中 FIFO更适合作为 A/D采样数据高速写 入的存储器。FIFO存储器就像数据管道一样,数据从管道 的一头流入、从另一头流出,先 进入的数据先流出。FIFO具有 两套数据线而无地址线,可在其 一端写操作而在另一端进行读操 作,数据在其中顺序移动,从而 达到很高的传输速度和效率,且 由于省去了地址线,有利于 PCB 板布线。 采用 FIFO构成高速 A/D采 样缓存时,由于转换速度较快, 如果直接将 ADC采样后的数据 存储到 FIFO中,对时序配置要 求非常严格,如果两者时序关系 配合不当,就会发生数据存储出错或者掉数。利用 FPGA 可以方便地控制时序和数据传输,简单、可靠地实现采样 和存储是选用 FPGA的优点。该数据采集系统中只采用了 一个外部时钟源,直接输入到 FPGA,经 DCM分频后作为 FIFO和ADC的时钟源。 在软件设计中,采用 QuartusII开发环境 [7]开发 FP- GA时,调用 MegaCoreFunction来构造 FIFO,可以设置 FIFO的参数,如深度和宽度;设置 FIFO的各种标志和控 制位,如空满、半满全满、半空全空、可编程满和可编程 空等标志位;写使能、读使能等控制位,以便实现与高速 A/D和 DSP的逻辑接口。FIFO的输入输出引脚如表 1所 示:其中 WR_EN由 DSP的 GPIO口引出,控制数据是否 写入到FIFO中,输出引脚中只用到了PROG_FULL即可与 DSP进行数据传输。 FPGA的作用除了构造 FIFO以实现数据通道复用外, 图2 CCD驱动时序仿真结果 图3 DS0026驱动电路基本结构 研究与开发 69 机电工程技术 2007年第36卷第12期机电工程技术 !""#年第 $%卷第 &!期 还可以作为协处理器进行实时要求性高的数据预处理 (如 插值、取平均、FIR滤波等),以减少 DSP处理的数据量。 设计中采用分布式算法的 FIR滤波,首先对 ADC转换后 的数据进行 FIR滤波,然后存入 FIFO中以等待 DSP的读 取。FPGA代替 ASIC和 DSP作为前端数字信号处理的运 算,在规模、重量和功耗方面都有所降低,而且吞吐量更 高,开发成本进一步缩小。 FPGA设计中,需提供外部闪存来存储 FPGA的下载 文件,上电后数据会自动下载到 FPGA内部,以对 FPGA 进行配置。FPGA有多种配置方式,包括主串、从串、主 并、从并、SPI、BPI,以及 JTAG等方式。串行方式即逐 位串行配置,接线简单,但速度比较慢,并行方式即 8位 同时传输,速度快,但接线复杂。串行方式和并行方式都 需要外加闪存作为配置文件的存储器。设计中本文采用 C6416的多通道缓存串行口 (McBSP)以 SPI方式对 FPGA 进行配置。 (4)接口和控制电路的设计 系统的接口和控制电路主要包括以下两个部分。 ①ADC与FIFO的接口电路 利用FPGA构造了两个完全一样的 FIFO,将两路 A/D 转换数据分别送入两个 FIFO中,实现双通道采样数据的 缓存和传输。设计中 A/D转换时钟和 FIFO写时钟为同一 时钟源,自上电起,A/D和时钟电路一直处于工作状态, 不停的进行数据的转换,但数据是否写入到 FIFO中,由 FIFO的写使能信号来决定,当 DSP发出写使能信号有效 时,转换数据才能存储到 FIFO中。从前面的 A/D时序电 路中可知,A/D转换数据的输出和转换时钟有一定的相位 差,在 FPGA内部可通过延时或时钟管理器来满足建立时 间和保持时间,保证数据不失码地传输到FIFO中。 ②FIFO与C6416的接口电路 C6416有两个 EMIF口,即 EMIFA和 EMIFB,其中 EMIFA的总线宽度支持 64b、32b、16b和 8b,寻址空间 为 1024Mb;EMFIB的总线宽度支持 16b和 8b,寻址空间 为 256Mb。本文采用 EMIFB作为与 FIFO的接口,其总线 宽度配置为 16b。EMIFB可以与各种外部存储器实现无缝 接口,如 SBSRAM、SDRAM、异步设备 (包括 SRAM、 ROM和 FIFO)和外部共享存储设备等。设计中 EMFIB和 FIFO的接口采用异步读的方式,实现数据的可靠传输,即 通过由/ARE和地址来实现对两个同步 FIFO的异步读,其 控制接口信号的连接关系为: RD_CLK=/ARE RD_EN1=A20 RD_EN2=A19 设计中将两个 FIFO的存储空间都映射到 EMIFB的 BCE2中,当 FIFO的可编程满信号 PROG_FULL有效时, 引发外部中断,触发 EDMA以实现数据的快速传输。由于 FIFO不需要地址线,可以通过简单的接口来产生 EDMA 的读地址,实现 EDMA分时读两个 FIFO。异步读 FIFO必 须满足下列时序关系: Setup≥1 Setup+Strobe≥ (tdmax+tplmax+toe(m)+tsu)/tcyc Setup+Strobe≥ ((tens(m)+tplmax+tskew+tsu)/tcyc Strobe≥tckl(m)/tcyc Hold+Setup≥tckh (m)/tcyc Setup+Strobe+Hold≥trc(m)/tcyc Hold+Setup+Storbe≥ (tdmax+tacc(m)+tsu)/tcyc 异步读时序如图4所示,其中EMFIB的时钟可以是外 部时钟源,也可以是由CPU时钟分频获得。设计中使用外 部时钟源,其频率为 133MHz,可以根据 EMIFB的读写控 制寄存器配置Setup、Strobe和Hold的值。 4结束语 本文为瞄准经纬仪设计了一种由数字信号处理器 TMS320C6416、可编程逻辑器件 CycloneII、AD9243和面 阵 CCD驱动电路构成的高速、高精度、双通道面阵 CCD 图像采集系统。CCD驱动电路在 Cadence的 PSPICE中设 计实现。系统的 FPGA模块在 Altera公司的 CycloneII器件 上实现。使用QuartusII开发环境开发组件定制系统所需的 IP模块,具有开发周期短、集成度高等特点。软硬件均采 用编程实现,设计灵活。设计中采用了 FPGA来构造 FI- FO,可根据不同的应用场合对 FPGA编程以满足设计要 表1 FIFO的输入输出引脚定义 DIN[13:0] WR_EN WR_CLK RD_EN RD_CLK RST 数据输入 写使能 写时钟 读使能 读时钟 复位 DOUT[13:0] FULL EMPTY PROG_FULL RPOG_EMPTY OVER_FLOW UNDER_FLOW 数据输出 满信号 空信号 可编程满信号 可编程空信号 写溢出 读空 输入信号 输出信号 图4 异步读时序图 研究与开发 70 机电工程技术 2007年第36卷第12期机电工程技术 !""#年第 $%卷第 &!期 图3 去重动平衡法原理图 图4 轴承组定压轻预紧结构简图 需要严格控制。如果预紧力过大,轴承摩擦增大,会加速 轴承磨损,发热加剧;如果预紧力过小,轴承存在间隙, 则会导致主轴的刚性下降,影响加工的质量和精度。一般 来说,重负荷配重预紧,轻负荷配轻预紧,高速配轻预 紧,低速配重预紧 [5][6]。木工高速电主轴切削负荷小,转 速高,宜采用定压轻预紧,利用弹簧或其它弹性元件使轴 承受到一定的轴向负荷并产生预变形。例如采用两对串联 的轴承,前后整体背靠背安装。前轴承固定位置安装,后 轴承采用弹簧预紧,以便于控制预紧力,这样有利于整体 结构刚度,易于自动调节加工时主轴温度升高引起轴承预 紧力的变化。具体结构如图4所示。 4结束语 木工机械用高速电主轴是实现木工机械高速化加工的 关键部件。由于木材加工的特殊性,木工电主轴在轴承的 润滑、内装电机的冷却以及主轴的密封等方面具有与金属 切削电主轴不同要求,影响木工机械电主轴性能的主要因 素有:电机及轴承等热源的发热、电主轴温度场的均衡问 题、轴承预紧力的控制、轴承的润滑以及主轴的密封与动 平衡等。只有将这些影响电主轴性能关键因素引起的问题 很好地解决了,才能开发出合格的适用于木材加工的高速 电主轴产品。 参考文献: [1]张伟.木工数控镂铣技术应用研究现状及发展趋势 [J].木 材加工机械,2001, (3):9-11. [2]肖曙红,张伯霖,等.高速电主轴关键技术的研究 [J].组 合机床与自动化加工技术,1999, (12):5-10. [3]栾景美,黄红武,等.超高速电主轴结构综述 [J].精密制 造与自动化,2002, (3):3-8. [4]王泽彬.延长高速轴承使用寿命的方法 [J].木材工业, 2002, (7):33-35. [5]陈洁清,王艳春.电主轴系统的最佳预紧力研究 [J].机电 工程技术,2007, (07):20-21. [6]宋丽,邓允龙,李尚勇.高速机床主轴轴承预紧技术分析 [J].轴承,2003, (8):11-13. 第一作者简介:林 辉,男,1977年生,广东湛江人,硕士研 究生,讲师。研究领域:高速机床及其自动化技术。已发表论 文 6篇。 (编辑:梁 玉) 求,因此灵活性较大,并采用了 EDMA传输。实验表明, 系统具有抗干扰强、可靠性高、失码率低等优点,是一种 较好的高速、高精度图像采集方案,促进了导弹武器瞄准 的自动化进程。 参考文献: [1]王悦勇,郭喜庆,武克用.国外弹道式导弹方位瞄准技术及 其发展 [J].光学精密工程,2002,10(1):31-35. [2]TIIncorporated.TMS320C6414,TMS320C6415,TMS320C6416 Fixed-PointDigitalSignalProcessors, [DB/OL], 2005- 05-26.http://focus.ti.com/lit/ds/symlink/tms320c6416.pdf [3]王庆有.图像传感器应用技术 [M].北京:电子工业出版 社,2003. [4]NationalSemiconductor.DS0026DualHigh-SpeedMOSDriv- er[DB/OL],2002-02-28.http://www.national.com/ds.cgi/ DS/DS0026.pdf [5]AnalogDevices.AD9243Complete14-Bit,3MSPSMono- lithicA/DConverter[DB/OL].1998-05.http://www.analog. com/UploadedFiles/Data_Sheets/AD9243.pdf. [6]熊骞.关于异步 FIFO设计的探讨 [J].光通信研究,2006, (4) (总第136期):37-39. [7]潘松,黄继业,曾毓.SOPC技术实用教程 [M].北京:清 华大学出版社,2005. 第一作者简介:林祥金,男,1978年生,四川人,博士生。研究 领域:发射系统仿真与自动检测,复杂算法的硬件实现及应用。 (编辑:向 飞) !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! (上接第44页) 研究与开发 71