下载

1下载券

加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 800Mbps准循环LDPC码编码器的FPGA实现

800Mbps准循环LDPC码编码器的FPGA实现.pdf

800Mbps准循环LDPC码编码器的FPGA实现

478882885
2011-12-03 0人阅读 举报 0 0 暂无简介

简介:本文档为《800Mbps准循环LDPC码编码器的FPGA实现pdf》,可适用于IT/计算机领域

第卷刃左信号处理为准循环码编码器的实现张仲明许拔杨军张尔扬国防科技大学电子科学与工程学院,湖南长沙摘要本文提出了一种准循环低密度奇偶校验码的低复杂度高速编码器结构。通过利用循环矩阵的结构特性,增加少量的硬件开销就可以提高编码器的并行度,得到一种基于并行结构的编码算法,提高了编码器的吞吐量。这种编码方法的主要优点是复杂度较低,且编码延时小。在上实现了,有限几何码的编码器,吞吐量达到。关链词循环矩阵准循环低密度奇偶校验码快速编码中圈分类号文献标识码文章编号一刃一一以一一而一,,哪衅一丽,一件一,即,二日找刁一一即一即,一一引言低密度校验码肠,码由于其接近香农限的纠错性能,使得其成为当前信道编码的研究热点。码面临的一个关键问题是其较高的编码复杂度和编码时延。形耐和〕提出了利用校验矩阵的稀疏性对校验矩阵进行一定的预处理后,可以把编码的复杂度降至。刃,,其中,刀是码的码长,而是奇偶校验矩阵到三角形式的差距。该方法基本实现了线性时间内的有效编码,初步解决了码的应用所面临的一个主要问题,并且这种方法对码的构造没有条件限制。尽管码的编码有了上述基于准下三角校验矩阵的有效算法,但其复杂度仍然随着的变化而变化。另一类可以实现有效编码的码是一标准采用的扩展不规则重复积累码【〕,一标准中码的编码可以通过两个步骤完成首先待编码信息序列乘以稀疏矩阵产生中间结果,接下来对中间结果进行差分编码产生校验比特,这两步运算实现复杂度都不高,但是一标准码是一类结构特殊的码。准循环码一码是一类奇偶校验矩阵具有特殊性质的码。等人对码的有效编码进行了系统的分析,在文献〔〕中提出了由奇偶校验矩阵寻找出系统循环形生成矩阵的方法,然后基于这种生成矩阵提出了三种基于移位寄存器的编码电路。一种是基于一一一的串行编码,串行编码器的复杂度与码的奇偶校验比特数目成线性关系,但是它完成一组编码所需的时钟节拍数等于码的信息序列长度,难以胜任一些高信息速率的应用场合另一种是基于的并行编码,并行编码器需要收稿日期年月日修回日期年月日信号处理第卷等到一帧长度的所有信息比特均收集好以后才开始编码,这种方案所消耗的寄存器数目比较多第三种是两级编码器,它需要更多的触发器和较少的逻辑资源,但是这种方法要求准循环码的奇偶校验矩阵必须是满秩矩阵。后两种编码方案能够满足高速通信的要求。本文通过对准循环码生成矩阵的结构特性进行分析,推导出了基于并行的准循环码快速编码算法。与现有算法比较可以发现这种并行算法所需的触发器资源与基于的串行编码器相当,对于准循环码的奇偶校验矩阵是否满秩矩阵没有要求,并且具有编码延时小的优点。最后,采用提出的算法在上实现了建议的,有限几何码的编码器,其吞吐量达到。,有限几何码描述,有限几何准循环码的错误平层低于一,。该码的校验矩阵由的循环矩阵阵列构成,的矩阵定义了该有限几何码,校验矩阵的结构如下循环矩阵,它们一般不是稀疏矩阵,这种形式的生成矩阵称为准循环生成矩阵。一,一一,⋯一,准循环码的编码器结构准循环码的编码涉及一系列的循环矩阵一矢量乘法运算,为了推导快速并行编码算法,先引用一个关于循环矩阵结构特性的结论定理设〔。,,⋯,。,。是一个阶循环矩阵,其中二且与‘互素。对任意,定义一个‘的循环矩阵甄,其中气二‘,,‘,无二。从而矩阵二。,,,⋯,。一,。是一个阶块循环矩阵,且可以通过置换矩阵的行与列得到。假如把循环矩阵看成一个元素,那么矩阵可以看作是循环矩阵,只是其元素由原来的标量、矩阵变为了循环矩阵,我们将这样的矩阵称为块循环矩阵。由于每个‘矩阵的结构完全一致,因此可以将以小尺度循环矩阵‘为元素的块循环矩阵用于设计准循环码的并行编码算法。由定理,将准循环码的准循环生成矩阵分解成,二成。卜峥·咭,‘,‘,‘⋯。一。,⋯。‘一一其中,、。二,⋯,,,⋯,是维循环矩阵。对,有限几何准循环码而言,二,二,,且每个循环矩阵的行重为,即循环矩阵每行有两个‘’,校验矩阵的行重为,每个循环矩阵的列重也为,校验矩阵的列重为。各个循环矩阵中‘’在第一行的位置定义见文献【〕。需要指出的是校验矩阵的秩是,而不是。因此依据文献「方法生成矩阵具有如下形式‘百且百且百一⋯月⋯一一标「,,其中,的维数是,而的维数」。由,生产的,码是,码的子码。下面我们只考虑,的编码,它的结构如下一,一,一,,,其中,是的单位矩阵,而,,是的其中,巩,,,⋯,二,均为块循环矩阵,它们分别由‘通过相同的行列置换得到,只、为其置换矩阵。我们将由块循环矩阵阵列构成的矩阵标称作准块循环生成矩阵,矩阵、与矩阵,的秩相同。设,,,⋯,,一。,是一比特待编码的信息序列。将这个序列分割成等长度的卜。段,,,⋯,一。,其中‘二‘川‘,,‘一,‘,,⋯,必‘‘卜。由个连续信息比特组成。定义二,,,⋯,‘一。,,其中‘二卫。对,有限几何准循环码而言,和。分别等于和,而等于,,和分别等于和。信息序列编码得到的码字,等于,·,,将准块循环生成矩阵岭代人上式并化简可得,,,,,其中是长度为位的校验比特段,几的计算表达式为巩⋯卜。,一。。由于巩,是块循环矩阵,计算。‘巩,涉及到乙块循环矩阵与矢量的矩阵一矢量乘法运算。一且一皿尸几一一卞第期准循环码编码器的实现通过以上分析,我们得到准循环码的编码器原理框图如下所示信信息息序序列列与与与校校验验序序列列合合并并图准循环码的编码器原理图编码器的流程是信息序列首先进人交织器进行长度为的分段交织,然后在对交织后得到序列进行编码计算出校验序列,由于校验序列的计算采用的是块准循环生成矩阵,输出结果还要进行长度为的分段反交织才能得到正确排序。需要说明的是,在译码器实现时如果也采用循环矩阵的变换技术可以设计出控制逻辑简单有效的高速译码器,译码端的数据交织刚好能与编码端对消,从而图中的交织与反交织模块可以省去,而本文实现的编码器中实际上也没有包括这两个模块。校验序列,二,计算中涉及到的矩阵一矢量乘法是编码器最核心的单元,其具体原理将在下一节详细叙述。妙妙妙基于并行的快速编码上一节将准循环码的编码问题转化为计算一系列的块准循环矩阵与矢量的乘法运算‘,,。为了利用块准循环矩阵的结构特点提高编码速度,将矢量‘再度进行分割,分成长度为的段‘二、,‘,,⋯,‘,。,,其中第刃段‘,£‘‘由个连续信息比特组成‘,二、‘一,,亡一》。十,,‘一‘亡一‘十,⋯,“一。亡。,根据定理的结论将。,的计算式改写为‘,·,·【大」。‘,【大,。⋯。,‘大一”。其中,式,是块循环矩阵,的第一行丈,经过次循环右移位得到的结果,显然有了思,二了思’关,,,从了怂,到了拱‘”可以用个比特的反馈移位寄存器来实现而川。,”“‘“一,,表示将长度为“的矢量群分割成长度为的,段,每段循环移位次得到一个子循环矩阵,再将这些子循环矩阵依次连接得到的“矩阵,【群、是由群完全确定的。根据式和式,第个校验比特段可以由基于矩阵矢量乘法的电路一来实现,一是并行化的,其原理框图如下图所示气个白比特寄存器组图一编码电路值得注意的是上图中异或门的输入、输出均为久位,它表示对两个位的输入对应位置两两相异或得到位的输出反馈移位寄存器组则代表个相互独立的,比特反馈移位寄存器组而则表示子循环矩阵与吞,矢量的矩阵一矢量乘法运算单元,单元的复杂度是屺。以上编码电路的工作过程为在第步的起始时刻,寄存器组的输出为,移位寄存器组中的值为厂,,,当比特信息,被送进编码器,单元输出为矩阵一矢量乘积“·,【群。,该值紧接着被送进异或「进行相加运算得到的结果被存储在寄存器组中。反馈寄存器组循环右移一次,移位寄存器组中新的值为了思。当下一组比特信息。,,被送进编码器后,单元计算出矩阵一矢量乘积“一协门。,送进异或门与前一时刻被存储在累加寄存器组中的结某进行相加运算得到当前时刻的结果“一群。。·,洲犷。,并且存储到寄存器组。女口此往复上述过程。当第组比特信息,。送进编码器后,寄存器组中存储的是部分和,,,它是信息段,对校验段的贡献值。此时,被加载到移位寄存器组中。重复循环相加存储过程。当信息段被完全送进编码器后,寄存器中存储的结果是累积和、巩,几巩,,它是信息段与对校验段共同的贡献值。继续上述过程,直至所有的信息段‘都被送进编码器为止。此时,寄存器的存储结果就是校验段。上述快速编码算法与文献【串行编码算法在实现结构上十分相似,可以说是并行化的串行编码算法,所不同的是我们将串行编码算法中的基本运算单元肚替换成了一,原来的比特相乘即与操作变为现在的矩阵一矢量相乘,使得一完成路并行运算,从而提高了编码速度。信号处理第卷编码器复杂度分析及实现针对一般的准循环码,文献【〕提出了两种基于移位寄存器的编码电路一种是串行编码,记为另一种并行编码,记为。本文编码算法是并行化的串行编码,记为。表就编码复杂度给出了它们与本文方法的详细比较。从表中可以看出所需的触发器数目等于,与相同所需的与门和异或门的数目则随着并行度的增加而增加,是的倍但是的编码速度比快倍。表各种编码算法的速度与复杂度比较编码方案编码速度一一输人门一输人门循环矩阵的结构特点,提出了一种准循环切码的并行编码算法。算法的优点主要是可以用较少的触发器实现并行编码,并且编码器不需要等到收集完一帧所有的信息位,编码时延小。缺点是并行程度的选取受制于准循环码奇偶校验矩阵的基本循环子矩阵尺度值的整数因子分解情况,尤其是当是素数时,就不能应用上述编码算法来实现并行编码以提高编码速度。应用提出的编码算法在公司的芯片上实现了,一码的编码器,它的数据吞吐率达。参考文献,卫飞,山一一一一、一玲一一由于和。一编码的复杂度涉及参数,需要针对具体码做比较。对于本文考虑到,一码而言,该码的等于,等于,而等于,两级编码对该码不适用,所以下文仅比较与。将分解为二,,即实现一个路并行的编码器。它完成编码所需的时钟周期数为,而所需的时钟周期数也为,即针对这种情况与编码速度一样快。所需的触发器数目等于,需要所需的异或门数目为,需要所需的与门数目为,需要一。由以上比较可以发现针对,一码,采用路并行的编码与编码相比具有较低的编码复杂度,但是它们的编码速度相同。我们采用路并行的算法,在公司的上实现了,一码的编码器,采用系列映芯片,编码器的逻辑资源与存储资源利用情况见表。经过软件环境下的布局布线后仿真以及实际测试表明,编码器的工作频率最高可达,而工作频率为时编码器数据吞吐率为。表,码编码器资源利用表日月,数目输人数目数目总的等效门数,,,以,结论准循环码不仅具有良好的纠错性能,而且它的矩阵结构规则非常适合硬件实现。本文通过分析〕【」〕哪“肠面,”,,“,”叮,,,一,巧,“罗,。,,,’,一罗,肠,匕明,,“一肠一丽一司,”,,,,巧一一,“肠如记一反,”,坦以巧,,,,,“,,‘‘,”《兀陌一,拓作者简介张仲明,男,年生,现为国防科技大学电子科学与工程学院博士研究生,主要研究方向为高效信道编码和高速数据传输。一许拔,男,年生,现为国防科技大学电子科学与工程学院博士研究生,主要研究方向为高效信道编码和高速数据传输。杨军,男,年生,博士,研究方向为卫星高速数据传输、高速编译码等。张尔扬,男,年生,教授,博士生导师,主要研究方向为军用无线通信与网络技术、软件无线电、空间通信与组网。

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/4

800Mbps准循环LDPC码编码器的FPGA实现

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利