基于STC89C516RD的视频信号采集与合成

第 21卷第 4期 2008年 8月 常 州 工 学 院 学 报 Journa l of Changzhou Institu te of Techno logy V ol. 21　N o. 4 A ug. 2008 收稿日期 : 2008 05 04 基金项目 :常州市工业科技攻关项目 :基于嵌入式单片机系统的 PCB 基准孔冲孔设备制造技术 ,项目编号 : CE2007047。 基于 STC89C516RD的视频信号采集与合成 韩雁　徐煜明 (常州工学院计算机信息 工程 路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理 学院 ,江苏 常州 213002) 摘要 :针对具有二值倾向的图像 ,提出了以 STC89C516RD 单片机为核心 ,利用视频信号行同步脉 冲作为中断信号源 ,通过时序逻辑电路 ,实现视频信号的快速采集与合成。具有硬件简单、图像处理数 据量少等特点 ,为单片机进入图像识别控制领域提出了一种新的 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 思想。 关键词 :视频信号 ;采集与合成 ;二值化图像 中图分类号 : TP274　　　文献标识码 : A 文章编号 : 1671 - 0436 (2008) 04 - 0033 - 04 　 0　引言 随着数字技术的发展 ,基于机器视觉的自动 化设备得到了广泛应用。视频信号的特点是信息 量大、速度快、处理复杂 , 所以通常采用 CPLD / FPGA / EPLD 控制 ,由专用视频芯片数字化处理 并存储 ,最终由计算机进行分析、处理 [ 1 - 3 ] 。对于 具有二值化倾向的图像 ,当需要快速识别时 ,采用 这种模式不仅电路、算法设计复杂 ,而且数据处理 量大 ,影响识别速度 [ 4 ] 。针对印制电路板 ( PCB ) 的 定 位 标 记 符 , 文 章 提 出 了 以 单 片 机 STC89C516RD 为核心 ,利用行同步信号产生中 断 ,采用硬件电路实现视频信号二值化、串 /并变 换、采集与合成。 1　视频信号采集与合成电路设计 111　同步分离及视频信号二值化电路 PAL 制式视频信号中主要包括灰度信息、 行 /场同步、行 /场消隐信息 , 013～1 V 代 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 图像 灰度 ( 1 V 白电平 , 013 V 为黑色电平和消隐电 平 ) ,低于 013 V 为同步信号。一幅完整的图像由 奇数场 31215行和偶数场 31215行交叠形成 ,行 周期为 64μs,行、场同步脉冲宽度分别为 417μs 和 160μs,分别标志着一行、一场图像开始 ,因此 , 在视频信号的采集过程中 ,必须设计行、场同步信 号分离电路 ,从而依据行 /场同步信号记录采样点 的地址。行、场消隐脉冲分别为 12μs和 25行 , 其作用是在行、场逆程期间使扫描截止 ,从而不会 对正程的图像信号产生干扰 ,因此 ,在视频信号采 样时 ,必须避开这一时段。 图 1为同步信号分离电路 ,在同步脉冲期间 三极管 Q 1处于饱和态 ,因此通过集电极所加的 非门可以将行、场同步信号从视频信号中分离出 来。场同步齿脉冲的宽度为 2713μs,而行同步脉 冲为 417μs,利用单片机内部的定时器测量脉宽 , 可将场、行同步脉冲区分开来。 图 1　同步信号分离电路 多值图像信号的二值化处理比较复杂 ,要利 用图像采集卡对被测对象的输出信号波形进行采 集 ,经数据处理后作出图像灰度的直方图 ,根据直 方图 ,设定一个阈值 (L tm in < L t < Lm ax ) ,当像素点 的灰度值 ≤L t 时 ,其灰度值为“0”,反之则为“1”。 由于图像信号随光线的强弱而变化 ,通常需设置 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net 常州工学院学报 2008年 浮动的阈值来控制二值化 ,常根据实验和经验选 择合适的阈值电平 [ 5 ] 。本系统中 ,根据图像的质 量 ,通过键值设置单片机内部 PWM 的计数初值 , 进而控制输出的“1”电平的脉宽 ,经 R - C滤波后 改变 A 点的直流电平 ,补偿弱光源所产生的低电 压误差 ,简化了浮动阈值线路设计 ,提高了二值化 处理的质量。如图 2所示。 图 2　二值化补偿电路 112　视频信号的采集与合成 视频信号的采样频率应根据显示器的分辨率确 定 ,当采用分辨率为 320 ×234的 LCD 显示器时 ,由 于每行 320个像素点 ,去掉左、右边界 ,设定每行有效 的采样点为 256个。行扫描的有效时间为 52μs,采 样频率为 320 /52 =611 M Hz,周期为 0116μs。 为减少数据的处理量 ,仅采样一帧数据的奇 场或者偶场 ,从场同步信号有效开始 ,对行同步信 号从零开始计数 ,为避开场消隐时间和 L CD 窗口 的上下边界 ,仅采样 35～291行 ,共 256行 ,因此 图像存储器的总容量为 8 kB ,可选用 6264RAM 存储器。 由于单片机 STC89C516RD 的主频最高为 40 M H z,机器周期最短为 6T,访问外部数据存储器 需 2个机器周期 ,即 013μs,不能满足采样速度的 要求。为此 ,利用行、场同步脉冲产生中断 ,由 CPU 实现场同步脉冲的识别、行地址自加 /清零 ,行内 256点信号的采样由硬件电路完成 ,图 3为视频 信号采集电路。由行同步脉冲 CL R1复位消隐延 时计数器 , 使其从零开始计数 ; 延时结束产生 CL R2, CL R2一方面关闭消隐计数器的 CL K输 入 ,另一方面启动行内点地址数器从零开始计数 , 当计数到 8时 , 8个点的二值化信号经 74L S164 串 /并变换后恰好送到图像存储器 6264的 D 0～ D 7, W R信号有效 ,完成 8个点信息的存储 ,然后 使行内地址计数器 A 0～A 4加 1⋯⋯当行内地址 计数器计数到 32时 ,自动关闭图像信号的总线通 道 ,直到下一个行同步脉冲的到达。 图 3　视频信号采集电路 系统的控制菜单、拟合图像等信息需要在 L CD 显示 ,因此这些信息需要合成为 PAL 制式的 视频信号。视频信号合成与采集相类似 ,只是先 将数字图像信息按行、列位置由 C PU 存入 6264 中 ;然后 ,利用行、场同步信号引发的外部中断 ,自 动地从图像存储器中逐行取出 , 8个点产生一个 装入 74L S166的写信号 ,之后在采样时钟的控制 下逐位移出 ,再经迭加电路 ,迭加上行、场同步信 号 ,即复合成同步视频信号 ,如图 4所示。 图 4　视频信号合成电路 43 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net 第 4期 韩雁 ,徐煜明 :基于 STC89C516RD 的视频信号采集与合成 113　图像存储器的存储控制逻辑 图像存储器 6264的读写操作可由 CPU 引发 , 也可由硬件自动产生。当采集、合成视频信号时 ,由 硬件电路外加中断实现一行数据快续的读写操作 ; 除此之外 , CPU 需要将显示的信息逐一写入 6264。 为解决访问冲突 ,采用图 5所示的读写控制电路。 图 5　图像存储器的读写控制电路 　　1)当 P113 =“1”, P116 =“0”时 , O E1 =“1”, 74LS373 (1)输出呈高阻 , CPU 不能对图像存储器进 行读 /写操作 , 但 O E 2 = O E 3 = W REN = “0”, 74LS373 (2)、74LS373 (3)、6264的硬件写信号W R的 输出通道被打开 ,故可在行同步中断和行内点地址 计数器的控制下 ,存储二值化后的视频图像信号。 74LS166因CLR有效而输出“0”电平 ,禁止视频图像 的合成。 2)当 P113 =“1”、P116 =“1”时 , O E1 = O E 3 = W R EN =“1”, 74L S373 ( 1 ) 、74L S373 ( 3 ) 、 W R的输出通道被关闭 ,不允许视频信号输入 , 但 74L S373 ( 2 )打开 , 74L S166脱离清零态 , 若 RD = 0,则可在行同步中断和行内点地址计数器 的控制下 ,以 8个点为单位 ,对 74L S166进行一 次写操作 , 从 6264 中连续取出一行的图像信 息 ,合成视频信号。 3) 当 P116 =“1”, P113 =“0”时 , O E 2 = O E3 =W R EN =“1”, 74L S373 ( 2 )、74L S373 ( 3 )、 硬件写信号W R输出呈高阻 , CL R =“0”, 74L S166 的输出为零 ,即禁止了视频信号的采集 /合成操 作 ,但 74LS373 ( 1 )打开 ,将由 C PU 输出 12位地 址来对图像存储器进行读 /写操作。 2　视频信号的采集与合成的程序设计 如前所述 , STC89C516RD 无法实现视频信 号的采集与合成 ,但利用同步脉冲引发的 IN T0 中断可检测采集与合成点的行位置 ,并通过读 取定时器 T0的计数值来鉴别场同步 ,从而对行 地址清零 ; 再根据当前状态确定是否开启存储 器自动读 /写的总线通道。其程序流程如图 6 所示。 图 6　 INT0的中断程序框图 53 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net 常州工学院学报 2008年 3　结论 采用上述设计 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 ,使视频信号数字化后的 信息量从 768 ×625 ×2B 减少至 8 kB ,较好地解 决了单片机与视频信号电路的接口 ,为单片机进 行视频处理提出了一种新的设计思想。同时 ,由 于视频图像是被测目标放大 10倍后的图像 ,故信 息量的减少并没有引起系统误差的增加 ,系统已 成功地应用在 PCB 基准孔自动冲孔设备中 ,加工 速度达到 016 s /孔 ,精度小于 01015 mm。 [参考文献 ][ 1 ]胡晓飞 ,殳国华 ,张士文. 基于视频处理芯片和 CPLD 的实时图像采集系统 [ J ]. 电子技术 , 2002 (10) : 28 - 30.[ 2 ]周富强 ,张广军. 视觉检测中高速图像采集技术的研究 [ J ].北京航空航天大学学报 , 2002, 28 (2) : 157 - 160.[ 3 ]黄斌 ,杨世洪 ,吴钦章. 基于单片机控制的 CCD 数据采集系统设计 [ J ]. 四川工业学院学报 , 2004, 23 (4) : 27 - 29.[ 4 ]佟雨兵 ,常青 ,张其善. 嵌入式 CCD 视频图像采集系统 [ J ]. 光电工程 , 2004, 31 (增刊 ) : 133 - 137.[ 5 ]张文革 ,段晨东 ,黄革平. 线阵 CCD 检测技术中二值化方法的 研究 [ J ]. 现代电子技术 , 2003 (17) : 92 - 93. V ideo S igna ls Sam pling and Syn thesis Ba sed on STC89C516RD HAN Yan　XU Yu2m ing ( School of Computer & Inform ation Engineering, Changzhou Institute of Technology, Changzhou 213002) Abstract: For im age w ith tendency to b inary value, the w ay is in troduced on how to rea lize v ideo sig2 nals sam p ling and syn thesis w ith the use of in terrup tion trigge red by row synchron iza tion pu lse signa l and tim e se ries log ica l c ircu it a t the core of the STC89C516RD. It has sim p le ha rdw are and less da ta of im age p rocessing fea tu res, and opens up a new though t fo r the sing le - ch ip m ic rocom pu ter in to im age recogn ition and con tro l f ie ld. Key words: v ideo signals; sam p ling and syn thesis; b inary im ages 责任编辑 :张秀兰 63 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net