基于FPGA的任意波形发生器的设计与实现

基于 FPGA的任意波形发生器的设计与实现 张 　波 ,杨威克 ,许 　力 ,周曦国 ,杜晓杰 (天津师范大学计算机与信息工程学院 ,天津市 300387) 摘 　要 :提出了一种基于 FPGA (现场可编程门阵列 )采用 DDS (直接数字频率合成器 )技术的任 意波形发生器设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 。该方案的硬件电路以 FPGA为核心器件 ,辅以 D /A转换器、程控放大和人机 接口电路构成。其中 FPGA内部控制电路采用 8051单片机软核为核心进行设计 ,信号合成电路采用 VHDL语言设计数控振荡器实现 ,低通滤波器为采用窗函数法设计的 16阶线性 F IR数字滤波器。 关键词 :任意波形发生器 ;现场可编程门阵列 ;直接数字频率合成 ; F IR滤波器 中图分类号 : TN752 收稿日期 : 2008205230。 0　引 　言 随着电子技术的不断发展 ,对波形发生器的性能 要求越来越高 ,要求其频率稳定度、准确度及分辨率要 高 ,以适应各种高精度测量。为适应这种发展要求 ,目 前众多的任意波形发生器设计方案均以专用 DDS (直 接数字频率合成器 )芯片加单片机的形式予以实 现 [ 1 ]。但是 ,以 DDS芯片为核心设计的信号发生器由 于芯片本身已经固化了特定功能 ,因此对于不同的应 用其灵活性相对较差 [ 2 ]。同时 , DDS芯片加单片机的 设计模式使硬件电路相对复杂。基于以上原因 ,本文 提出了基于 FPGA (现场可编程门阵列 )内置 8051单 片机软核的任意波形发生器的设计方案。这一设计方 案可以充分发挥 FPGA在数字信号处理方面的优势和 8051单片机在控制方面的特点 ,同时简化了系统的硬 件电路设计 ,提高了系统的集成度和稳定性。 1　系统组成 基于 FPGA的任意波形发生器硬件框图见图 1。 图 1　任意波形发生器硬件系统框图 　 根据实现功能的不同 ,整个系统可分为逻辑控制 部分和信号发生部分。逻辑控制部分采用 A ltera公司 提供的 8051 IP核实现 ;信号发生部分基于 DDS技术 采用 VHDL语言设计实现。在 FPGA内部实现波形发 生、低通滤波器、输入控制电路、显示控制电路及幅度 控制电路的数字部分 ;在 FPGA外部扩展电路中实现 人机交互界面、D /A转换和程控放大器的模拟部分。 2　DD S原理及其 FPGA实现 图 2是 DDS的基本结构图 ,主要由相位累加器、 相位调制器、波形 ROM和 D /A转换器 4个部分组成。 图 2　DD S基本结构 　 DDS技术是建立在采样定理基础上的 ,它首先对 需要产生的波形进行采样 ,将采样值数字化后存入存 储器作为查找表 ,然后再通过查表将数据读出 ,经过 D /A转换器转换成模拟量 ,把存入的波形重新合成出 来。在本设计中为实现任意波形的输出 , 8051单片机 可以根据用户的选择产生波形数据并将其写入 FPGA 中的 ROM以备调用。 频率字实际上就是相位增量值 (二进制编码 ) ,作 为相位累加器的累加值。相位累加器在每一个参考时 钟脉冲输入时 ,把频率字累加一次 ,其输出相应地增加 一个步长的相位增量。由于相位累加器的输出连接在 ROM的地址线上 ,因此其输出的改变就相当于进行查 表。这样就可把存储在 ROM 中的波形采样值 (二进 制编码 )经查找表查出。ROM的输出送到 D /A转换 器 ,经D /A转换器转换成模拟量后输出。由于相位累 ·21· 第 35卷第 1期 2009年 1月 　　　　　　　　　　　　　　 信 息 化 研 究 　 Informatization Research　　　　　　　　　　　　　　　　　 Vol. 35 No. 1 Jan. 2009 加器字长的限制 ,相位累加器累加到一定值后 ,其输出 将会溢出 ,这样 ROM的地址就会循环一次 ,即意味着 输出波形循环一周。因此 ,改变频率字即相位增量 ,就 可以改变相位累加器的溢出时间 ,在时钟频率不变的 条件下就可以改变波形的输出频率。 3　任意波形发生器的设计 本设计的任意波形发生器 ,不仅可以合成标准的 方波、三角波、锯齿波、正弦波等函数波形 ,而且还可以 合成可以用函数表达式描述的任意波形 ,同时输出波 形的频率和幅值均可调节。 3. 1　单片机控制电路 任意波形发生器中的控制电路由单片机实现 ,但 若采用在 FPGA外部扩展单片机的方法 ,硬件电路设 计较为复杂。而采用 A ltera提供的 MEGACORE软件 , 可以在 FPGA内部实现 8051软核。8051软核在接上 了 ROM和 RAM 后即成为一个完整的 8051单片机。 采用软核实现的方法 ,降低了硬件设计的复杂度 ,同时 接口电路的减少使系统稳定性增强。在本系统中单片 机的主要作用包括 :根据用户的选择产生波形数据并 将其写入 ROM;生成频率字并写入同步寄存器中 ;控 制数码管显示 ,扫描键盘 ;读取测频数据并计算待测信 号的频率值 ;控制 AD8321实现波形幅度控制。 3. 2　程控放大电路 为实现输出波形的幅度控制 ,系统采用 51单片机 控制 AD8321予以实现。AD8321 是 AD 公司生产的 一种宽带宽、增益可数控的高频模拟信号调理芯片。 AD8321通过 SP I接口与控制器通信 , SP I是一个 同步串行通信接口 ,采用 SDATA、DATEN 和 CLK这 3 根信号线来传送数据及同步时钟 ,同时接收 8位数据 并通过使能线 DATEN 来控制数据的输入以实现串行 通信。它的输出增益由一个 8 bit字决定 ,其增益变化 范围大于 53. 4 dB ,增益变换为 0. 75 dB / LSB [ 3 ]。 因为 51系列单片机没有提供 SP I接口 ,所以它与 SP I芯片的接口需要通过软件来实现。其模拟软件应 具有以下功能 :模拟串行时钟 ; 8位数据串行输出 ;片 选控制。另外 , 还应通过软件对 PD 端置位或清零来 允许或禁止信号从 AD8321 输出。图 3给出了 8051 和 AD8321之间的硬件接口。 3. 3　低通滤波器 根据系统需要 ,设计 16阶低通 F IR (有限冲击响 应 )滤波器。A ltera提供了基于 MATLAB、DSP Builder 的数字滤波器设计方法 [ 4 ]。使用 DSP Builder可方便 地在图形化环境中设计 F IR滤波器 ,而且滤波器系数 可通过 MATLAB的滤波器设计工具 FDATool计算完 成。本文采用直接 I型实现该 F IR滤波器。首先设计 一个系数可变的 4阶 F IR滤波器节 ,见图 4,然后不断 调用 F IR滤波器节级联 ,完成高阶滤波器设计。 图 3　8051与 AD8321接口电路 　 图 4　直接 I型 4阶 F IR滤波器节 　 图 5为设计完成的 16阶 F IR滤波器的幅频响应 , 其中采样频率为 10 MHz,滤波器截止频率为 1 MHz。 图 5　F IR滤波器的幅频响应 4　实验结果及结论 在 QuartusⅡ中完成了任意信号发生器的顶层文 件设计 ,同时进行软件仿真和资源利用情况了解。在 实验系统 (康芯 GW 48)上进行实测 ,包括 SignalTapⅡ 测试、FPGA中 ROM的在系统测试和利用示波器的测 试。最后完成 EPCS1配置器件的编程。 (下转第 57页 ) ·31· 第 35卷第 1期 张 　波 ,等 :基于 FPGA的任意波形发生器的设计与实现 ·研究与设计 · 避障研究 [D ]. 南京 :南京理工大学 , 2007. [ 4 ] 王典洪 ,孙蒙 ,黄小辉 ,等. 基于单片机及传感器的机器人 设计与实现 [ J ]. 微计算机信息 , 2007, 23 (322) : 2462247, 275. [ 5 ] 蔡自兴. 机器人学 [M ]. 北京 :清华大学出版社 , 2000. [ 6 ] 陆 　军 ,米文龙 ,朱齐丹 ,等. 超声波测距系统在移动机器 人中的设计与应用 [ J ]. 电子技术应用 , 2007, 33 (6) : 852 87. 　　王艳平 (19742) ,女 ,硕士研究生 ,讲师 ,主要研究方向为现 代网络与通信。 Applica tion of M ulti2sensor Information Fusion Technology to M oving Robot Obstacle Detection W ANG Yanp ing (Department of Information Engineering, Hunan College of Information Vocational Technology, W angcheng 410200, China) Abstract: In moving robot obstacle detection, real2time accurate sensing of environmental information is needed, but a single sensor can only supp ly partial environmental information and has lim itation for environ2 ment descrip tion. A concep t which p roposed uses combination of an infrared sensor and an ultrasonic sensor for sensing environmental information is p roposed, which carries out obstacle information gathering, and reali2 zes data fusion p lan using the adap tive weight fusion algorithm. Simulation showed that gathering of data com2 pared to single sensor app roach is closer to actual value, and the fluctuation is small, and is not easily influ2 enced by external environment after multi2sensor data fusion. Thus, this p lan meets the moving robot obstacle detection needs, has high efficiency usability. Keywords: motion robot; sensor; mutli2sensor information fusion; adap tive weighted fusion algorithm; obstacle detection (上接第 13页 ) 图 6　S igna lTapⅡ数据窗的实时信号 　 　　图 6为采用嵌入式逻辑分析仪对正弦信号进行的 实时测试。其中 dout为波形数据输出 , q1为 ROM地 址发生器计数器。实验结果表明该波形发生器的输出 波形频率精确 ,稳定度高。 参 　考 　文 　献 [ 1 ] 施羽暇 ,吕威. 基于 DDS技术的正弦信号发生器设计 [ J ]. 信息技术 , 2007, 31 (1) : 14216. [ 2 ] 江伟 ,王元中. 基于 FPGA的 DDS的设计与实现 [ J ]. 山西 电子技术 , 2007 (2) : 24225, 40. [ 3 ]夏益民 ,梁庆中 ,王广君 ,等. AD8321在高速数据采集系统 中的应用 [ J ]. 国外电子元器件 , 2003 (5) : 63265. [ 4 ]潘松 ,黄继业. SOPC技术实用教程 [M ]. 北京 :清华大学出 版社 , 2005. 　　张 　波 (19812) ,男 ,助教 ,主要研究方向为 EDA应用。 Design and Implementation of Arbitrary Waveform Generator Based on FPGA ZHANG Bo, YANG W e ike, XUE L i, ZHO U X iguo, D U X iaojie (College of Computer and Information Engineering, Tianjin Normal University, Tianjin 300387, China) Abstract: The design of an A rbitrary W aveform Generator (AW G) based on D irect D igital Synthesis technique and FPGA is p roposed in this paper. The circuit hardware core device is FPGA and is supp lemented by D /A converter, p rogram2controlled amp lifier and man2machine interface circuit. The control circuit in FP2 GA adop ts 8051 soft2core. Signal synthesis circuit is imp lemented with Numerically Controlled O scillators based on VHDL. The low2pass filter is a 16 order linear F IR digital filter designed by window function. Keywords: arbitrary waveform generator; FPGA; direct digital synthesis; F IR filter ·75· 第 35卷第 1期 王艳平 :多传感器信息融合技术在移动机器人障碍探测中的应用 ·技术应用 ·