成功故事成功故事成功故事成功故事

成功故事成功故事成功故事成功故事 中科院计算所采用中科院计算所采用中科院计算所采用中科院计算所采用 Cadence 多个多个多个多个平台技术平台技术平台技术平台技术,顺利完成顺利完成顺利完成顺利完成 国家国家国家国家 863项目龙项目龙项目龙项目龙芯芯芯芯 2E研发研发研发研发 ““““作为中国大陆第一款采用作为中国大陆第一款采用作为中国大陆第一款采用作为中国大陆第一款采用 90纳米级技术设计的处理器纳米级技术设计的处理器纳米级技术设计的处理器纳米级技术设计的处理器，，，，龙芯龙芯龙芯龙芯 2E的成功离不开象的成功离不开象的成功离不开象的成功离不开象 Cadence 这样的合作伙伴的大力支持这样的合作伙伴的大力支持这样的合作伙伴的大力支持这样的合作伙伴的大力支持。。。。”””” 胡伟武胡伟武胡伟武胡伟武，，，，中国科学院计算技术研究所研究员中国科学院计算技术研究所研究员中国科学院计算技术研究所研究员中国科学院计算技术研究所研究员 “十五”期间，中科院计算所在国家 863 计划 项目进度计划表范例计划下载计划下载计划下载课程教学计划下载 支持下，继 2002 年研制成功龙芯 1 号处理器芯片后，近年分别开展龙芯 2 号的不同型号的研制，以实现通用处理器设 计的跨越式发展，龙芯 2E 是其中的一个非常重要的型号。 Encounter®, Incisive ® 和和和和 Virtuoso ®设计工具设计工具设计工具设计工具，，，，帮助帮助帮助帮助避免噪声问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 和致命的硅片避免噪声问题和致命的硅片避免噪声问题和致命的硅片避免噪声问题和致命的硅片 错误错误错误错误 中科院计算所在“龙芯 2E”中采用了 Cadence Encounter®数字 IC 设计平台中的 CeltIC NDC 纳米延时分析器，Virtuoso ®Schematic Editor 原理图编辑器, Virtuoso® Analog Design Environment 模拟设计环境、Virtuoso ®Layout Editor 版图编辑器以 及 Incisive ®功能验证平台中的 NC Sim 多语言仿真环境。 Cadence CeltIC NDC 纳米延时分析技术可以精确计算噪声对延时和功能的影响， 从而在出带之前避免了潜在的噪声问题和致命的硅片错误。定制数字 IC 设计方法可 在面积和功耗最小化的同时令性能最大化；但它需要一批有着极高技能水平的特定 的工程师投入巨大的手工劳力。为了简化设计定制 IC 的工艺，需要精密的软件和流 程方法以满足产品快速上市和快速量产的目标。Cadence Virtuoso®定制设计平台为 定制模拟、射频和混合信号 IC 提供了极其迅速而精确的设计方式。此外，NC-Sim 在单一内核上实现了 Verilog 与 VHDL 混合语言的高性能集成仿真，并可平滑升级 至更完备的 Incisive 功能验证平台。 公司概况公司概况公司概况公司概况 • 中科院计算所创建于 1956 年， 是中国第一个专门从事计算机科学 技术综合性研究的学术机构，是中 国计算机事业的摇篮。 设计挑战设计挑战设计挑战设计挑战 • 避免噪声问题和致命的硅片错 误 • 在面积和功耗最小化的同时令 性能最大化 CADENCECADENCECADENCECADENCE 解决 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 解决方案解决方案解决方案 • Cadence Encounter®, Incisive ® 和 Virtuoso ®设计工具 CADENCECADENCECADENCECADENCE 产品及服务产品及服务产品及服务产品及服务 • Cadence Encounter®CeltIC NDC • Virtuoso ®Schematic Editor • Virtuoso® Analog Design Environment • Virtuoso ®Layout Editor • Incisive ® NC Sim “龙芯龙芯龙芯龙芯 2E”成功出带成功出带成功出带成功出带，，，，最高主频达到最高主频达到最高主频达到最高主频达到 1.0 GHz 中科院计算所采用了 Cadence 公司的 IC 设计平台的部分工具， 顺利完成“龙芯 2E”成功出带并达到千兆性能指标。 作为我国实施 863 计划和知识创新工程的重大成果，中科院计算 所此次研发的龙芯 2E 通用 64 位处理器是中国大陆地区首个采 用 90 纳米设计技术的处理器，该处理器最高主频达到 1.0 GHz。 Cadence Encounter®, Incisive ® 和和和和 Virtuoso ®设计工具设计工具设计工具设计工具 中科院计算所在“龙芯 2E”中采用了 Cadence Encounter®数 字 IC 设计平台中的 CeltIC NDC 纳米延时分析器，Virtuoso ®Schematic Editor 原理图编辑器, Virtuoso® Analog Design Environment 模拟设计环境、Virtuoso ®Layout Editor 版图编辑 器以及 Incisive ®功能验证平台中的 NC Sim 多语言仿真环境。 Cadence 大力支持合作伙伴大力支持合作伙伴大力支持合作伙伴大力支持合作伙伴 “作为中国大陆第一款采用 90 纳米级技术设计的处理器，龙芯 2E 的成功离不开象 Cadence 这样的合作伙伴的大力支持。”中 国科学院计算技术研究所研究员胡伟武 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示，“我们将继续与 Cadence 公司密切的合作，在今后的设计中采用更多先进的纳 米设计技术，从而提高龙芯系列芯片的性能，并同时降低其功耗 与面积。” 成为中国集成电路产业不可或缺的设计伙伴成为中国集成电路产业不可或缺的设计伙伴成为中国集成电路产业不可或缺的设计伙伴成为中国集成电路产业不可或缺的设计伙伴 Cadence 全球副总裁兼亚太区总裁居龙表示：“我们很高兴能 参与龙芯 2E 这样的国家级计划高端设计项目。863 计划对中国 的高科技产业发展具有重大意义和影响，能够参与支持 863 项目 并为中国的集成电路产业发展添砖加瓦，既是 Cadence 的荣幸， 也是 Cadence 先进技术实力的体现。Cadence 一直致力于与中 国政府和本土设计公司建立合作关系，成为中国集成电路产业不 可或缺的设计伙伴是我们一如既往的使命。” Cadence Design Systems, Inc. Corporate Headquarters 2655 Seely Avenue San Jose, CA 95134 United States 800.746.6223 +408.943.1234 (outside U.S.) www.cadence.com © 2006 Cadence Design Systems, Inc. All rights reserved. Cadence and Encounter are registered trademarks and theCadence logo is a trademark of Cadence Design Systems, Inc. All others are properties of their respective holders.