下载
加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 FPGA与高速串行IO

FPGA与高速串行IO.pdf

FPGA与高速串行IO

ccsss
2011-11-09 0人阅读 举报 0 0 0 暂无简介

简介:本文档为《FPGA与高速串行IOpdf》,可适用于高等教育领域

连接功能解决方案版轻松实现高速串行IOFPGA应用设计者指南作者:AbhijitAthavaleCarlChristensenR�i连接功能解决方案版轻松实现高速串行IOFPGA应用设计者指南作者:AbhijitAthavaleXilinx公司连接功能解决方案部市场营销经理和CarlChristensenXilinx公司技术营销部轻松实现高速串行IO��ii©Xilinx,Inc版权所有。XILINX、Xilinx标识、以及本书中标明的其他商标均为Xilinx公司的商标。PowerPC是IBM公司的商标。其他全部商标均为其持有者各自所有。免责声明:本书提供的信息是“初级信息”不用于设计目的。Xilinx目前所提供的设计、编码或信息仅限于此。Xilinx提供设计、编码或信息作为这种特性、应用或标准的一种可能设计Xilinx不声明这种设计能免于任何侵权索赔。您需负责为您的这种设计获得所需的任何权利。Xilinx明确拒绝就这种设计的合理性做出任何保证(包括但不限于关于这种设计可免于侵权索赔的任何保证或声明、以及关于适销性或适合于特定用途的任何默示保证)。本书提及的全部术语均为知名的商品商标或服务商标为其持有者各自所有。本书中使用的这些术语不会影响任何商品商标或服务商标的有效性。本公司保留所有权利。未经出版商书面许可不允许以任何形式或采取任何方式复制本书的任何部分。获取本书复印件请致信:XilinxConnectivitySolutionsProductSolutionsMarketingXilinxWorldwideMarketingDept,LogicDrive,SanJose,CA电话:,传真:serialioxilinxcom初版年月PN�iii致谢在此请允许我们向PaulGalloway和CraigAbramson致以最诚挚的谢意。我们能够完成这个项目离不开他们的激励、指导和鼓励。同时我们也非常感谢RyanCarlson为本书的编写所提供的宝贵帮助以及ChuckBerry所给与的大力支持和为本书的销售所做出的努力。向包括MattDiPaolo、MikeDegerstrom和ScottDavidson在内的一大批校阅者表达我们的谢意。是他们让我们具备了诚实、准确和与时俱进的作风。感谢BabakHedayati和TimErjavec给与我们的坚定支持和鼓励。最后特别感谢RayJohnson他不仅为我们提供了全力支持而且还审阅了全书并撰写了开篇序言。轻松实现高速串行IO��iv目录Xilinx�v致谢……………………………………………………………………………………………………………………………iii序言关于作者………………………………………………………………………………………………………………………xi介绍IO性能极限……………………………………………………………………针对IO的数字设计解决方案…………………………………………………………………………………………………千兆位级串行技术介绍…………………………………………………………………………………………………………数字电子通信的历史…………………………………………………………………………………………………………基本IO概念……………………………………………………………………………………………………………………差分信号…………………………………………………………………………………………………………………系统同步、源同步和自同步……………………………………………………………………………………………并行传输…………………………………………………………………………………………………………………IO技术的不断改进…………………………………………………………………………………………………………为何需要千兆位串行IO设计考虑………………………………………………………………………………………………………………………千兆位串行IO的优势…………………………………………………………………………………………………………最大数据流………………………………………………………………………………………………………………引脚数……………………………………………………………………………………………………………………同步转换输出……………………………………………………………………………………………………………EMI………………………………………………………………………………………………………………………成本………………………………………………………………………………………………………………………预设协议…………………………………………………………………………………………………………………缺点是什么?…………………………………………………………………………………………………………………千兆位IO用于何处?……………………………………………………………………………………………………芯片到芯片……………………………………………………………………………………………………………板到板背板………………………………………………………………………………………………………………盒到盒……………………………………………………………………………………………………………………千兆位级设计的未来…………………………………………………………………………………………………………技术实际的串行IO………………………………………………………………………………………………………………千兆位串行的实现串行器解串器………………………………………………………………………………………………………………串行器解串器和CDR的历史…………………………………………………………………………………………基本运行原理和总体框图………………………………………………………………………………………………为何SERDES速度如此快?…………………………………………………………………………………………线路编码机制…………………………………………………………………………………………………………………bb编码解码…………………………………………………………………………………………………………轻松实现高速串行IO�vi�Xilinx运行不一致性(RunningDisparity)…………………………………………………………………………控制字符………………………………………………………………………………………………………Comma字符检测……………………扰码……………………………………………………………………………………………………………………bbbb…………………………………………………………………………………………………………bbbb的权衡……………………………………………………………………………………………包简介……………………………………………………………………………………………………………………………参考时钟的要求………………………………………………………………………………………………………………时钟修正………………………………………………………………………………………………………………………接收和发送缓冲器……………………………………………………………………………………………………………通道绑定………………………………………………………………………………………………………………………物理信号………………………………………………………………………………………………………………………预加重…………………………………………………………………………………………………………………………差分传输线路…………………………………………………………………………………………………………………线路均衡………………………………………………………………………………………………………………………光解决方案……………………………………………………………………………………………………………误码率…………………………………………………………………………………………………………………………测试的真实性………………………………………………………………………………………………………………CRC………………………………………………………………………………………………………………………某些应用中的FEC………………………………………………………………………………………………………SERDES技术促进IO设计的发展…………………………………………………………………………………………千兆位串行IO设计千兆位级收发器设计面临的挑战…………………………………………………………………………………………设计时应考虑的事项及可提供的选择……………………………………………………………………………………协议……………………………………………………………………………………………………………………………标准协议………………………………………………………………………………………………………………定制协议…………………………………………………………………………………………………………………信号完整性……………………………………………………………………………………………………………………阻抗……………………………………………………………………………………………………………………………电源……………………………………………………………………………………………………………………………屏蔽……………………………………………………………………………………………………………………………板、连接器和电缆……………………………………………………………………………………………………………印刷电路板设计………………………………………………………………………………………………………连接器的选择…………………………………………………………………………………………………………………电缆的选择…………………………………………………………………………………………………………………仿真…………………………………………………………………………………………………………………………模拟部分…………………………………………………………………………………………………………………数字部分………………………………………………………………………………………………………………测试和测量……………………………………………………………………………………………………………………采样示波器和数字通信分析器…………………………………………………………………………………………时域反射…………………………………………………………………………………………………………………目录Xilinx�vii眼图………………………………………………………………………………………………………………………抖动………………………………………………………………………………………………………………发生器和错误比特检测器配置所需的设备千兆位级调试提示互操作性………………………………………………………………………………………………………………………协议层……………………………………………………………………………………………………………………电气层………………………………………………………………………………………………………………………其他资源……………………………………………………………………………………………………………………设计服务………………………………………………………………………………………………………………测试中心……………………………………………………………………………………………………………开发平台…………………………………………………………………………………………………………Xilinx您的设计合作伙伴串行IO设计的考虑事项……………………………………………………………………………………………………一站式串行IO门户网……………………………………………………………………………………………………信号完整性中心…………………………………………………………………………………………………………其他参考资料………………………………………………………………………………………………………………Xilinx强大的设计合作伙伴…………………………………………………………………………………………………Xilinx世界级的技术支持………………………………………………………………………………………………SERDES示例资料RocketIOX收发器概述基本体系结构和性能………………………………………………………………………………………………………RocketIOX收发器实例……………………………………………………………………………………………………HDL代码范例…………………………………………………………………………………………………………可用端口……………………………………………………………………………………………………………………设计原型属性……………………………………………………………………………………………………………可更改属性…………………………………………………………………………………………………………………字节映射……………………………………………………………………………………………………………………数字设计应考虑的事项……………………………………………………………………………………………………顶层结构……………………………………………………………………………………………………………………发送结构………………………………………………………………………………………………………………接收结构…………………………………………………………………………………………………………………运行模式………………………………………………………………………………………………………………块级功能…………………………………………………………………………………………………………………信号和过载的分类…………………………………………………………………………………………………总线接口………………………………………………………………………………………………………………bb…………………………………………………………………………………………………………………Vitesse不一致性示例…Comma字符检测……………………………………………………………………………………………………bb………………………………………………………………………………………………………………轻松实现高速串行IO�viii�Xilinx所有协议的共同功能……………………………………………………………………………………………………通道绑定…………………………………………………………………………………………………………………状态和事件总线………………………………………………………………………………………………………bb列表有效的数据字符和控制字符………………………………………………………………………………………………两种不同的FPGAtoFPGA数据链路的比较摘要…………………………………………………………………………………………………………………………简介…………………………………………………………………………………………………………………………链路要求及系统结构的关键因素功能……………………………………………………………………………………低速链路…………………………………………………………………………………………………………………高速链路………………………………………………………………………………………………………………实现细节……………………………………………………………………………………………………………………低速链路…………………………………………………………………………………………………………………高速链路………………………………………………………………………………………………………………证明我们的想法……………………………………………………………………………………………………………测试低速链路…………………………………………………………………………………………………………测试高速链路……………………………………………………………………………………………………………结论…………………………………………………………………………………………………………………………致谢…………………………………………………………………………………………………………………………术语表Xilinx�ix序言“军队的入侵可以抵抗思想的入侵防不胜防。”VictorHugo(–)'Histoired'uncrime,'一生中有幸成为新发现或新思想的一部分的机会屈指可数。某些思想或革新会极大地改变我们所生活的世界。想一想如果生物科学家完成了整个人类基因的绘制确定了DNA结构的最后一个基因美国国立卫生研究院实验室会作何感想。或者当Bardeen、Brattain和Shockley演示第一个引发通信变革的晶体管时贝尔实验室会有什么反应。在过去的年里科学家和工程师取得了数量惊人的科技突破。他们提出的思想改变了我们的思维方式和几乎每一件事情的做事方法。例如连接研发中心计算机的愿望演变成了今天的互联网对于这项创新很多人认为这是我们一生中所看到的最重要的、改变了商业、社会和政治状况的工具。如今我们能够再一次见证并分享这些罕见的技术发现。电子行业正在经历一场根本性的转变从并行IO电路到串行IO连接功能解决方案的转变。作为一种能够降低系统成本、简化系统设计并提供所需的扩展性从而满足新的带宽需求的手段这种转变受到了各行业企业的推动。Xilinx坚定地相信串行连接功能解决方案最终将应用到可能的电子产品的方方面面。简单地举几个例子这种解决方案可用于芯片到芯片的接口、背板连接功能和系统板、以及盒到盒的通信。我们支持这种信念并发起了“高速串行创新行动”从而加速了产业从并行技术向高速串行IO技术的转变。这一行动包括为系统设计提供新一代连接功能解决方案来满足从Mbs到Gbs甚至更高的带宽要求。行业分析师均认为高速串行创新行动是不可避免的因为在数据速率超过Gbs而且不再能够为保持信号同步提供可靠、经济的方法时并行IO电路达到了其物理极限。与传统的并行实现方法相比基于串行IO的设计具有很多优势包括:器件引脚数较少、降低了板空间要求、印刷电路板(PCB)层数较少、可以轻松实现PCB设计、连接器较小、电磁干扰降低并具有较好的抗噪能力。从并行向串行的转变不会没有工程挑战。其中最大的挑战在于理解设计高速串行IO解决方案具有很大的难度和复杂度以至于尽管现有的并行技术有很多的劣势系统工程师也宁愿继续使用它。为了解决这一挑战我们编写了《串行IO入门指南》。它为那些对快速发展的串行技术感兴趣而又对迈出第一步犹豫不决的设计者提供了援助。对于那些已经开始利用串行技术进行设计的读者而言本书可作为深入的进修课程使用。通过高速串行创新行动Xilinx为一系列串行系统结构提供了专业技术支持和完善的、预先设计好的解决方案。这些系统结构包括:网络、电信和企业存储市场Xilinx为这些市场提供了终极连接功能平台集成有串行IO收发器的Xilinx平台FPGA。除了撰写本书Xilinx还积极参与主要的行业组织帮助推动串行技术标准。而且Xilinx还提供了广泛的“生态系统”合作伙伴网络(EDA、参考设计、IP、设计服务等)从而保证了互操作性和对最新技术、轻松实现高速串行IO�x�Xilinx技巧和设计工具的使用。世界拥护串行技术。高速串行IO包含的器件(如FPGA内的RocketIO™收发器)使串行技术成为首选的系统连接功能解决方案。我们也承认对于熟悉并行IO技术的大多数设计者而言高速串行设计的很多挑战难题仍然很陌生。《串行IO入门指南》提供了串行IO设计的基本原理从而使所有人都能正确地应用这项创新技术。RaymondRJohnsonXilinx公司通信技术部副总裁兼总经理序言Xilinx�xi关于作者AbhijitAthavaleAbhijitAthavale是Xilinx公司连接功能解决方案部市场营销经理其职责包括为公司的高速串行和并行连接功能产品完成战略开发、产品定位和营销计划。自年加入Xilinx以来他担任过营销、应用和软件工程方面的多种职务。之前Athavale曾任Meltron公司研发工程师之职主要设计通信产品。他拥有印度旁尼大学电子工程学士学位和德克萨斯农业大学电子工程硕士学位。他是一名很有造诣的演说家和作家发表了数篇论文。CarlChristensenCarl从事硬件和软件设计已超过年目前专攻用于Thomson(品牌名称包括RCA、Technicolor和GrassValley)的领先FPGA设计和系统架构。Carl的著作包括在SynopsysUserGroup大会(SNUG)、全国广播工作者联合会(NAB)大会和Xilinx专家级用户座谈会上发表的技术论文。目前他拥有前向纠错和广播传送系统领域的项专利应用。Carl拥有犹他州立大学电子工程学士学位并在计算机科学方面取得了优异成绩曾在行业内和大学中传授HDL设计和编程课程。XILINX•第一章介绍数字IO信号处理方法概要IO性能极限输入输出(IO)在计算机和工业应用中一直扮演着关键角色。但是随着信号处理越来越复杂IO通信会变得不可靠。在早期的并行IO总线中接口的数据对齐问题影响着与外部设备的有效通信。并且随着更高的传输速度在数字设计中日渐普及对信号延迟的管理也变得困难重重。针对IO的数字设计解决方案数字电路设计者采用了一系列方法来提高信号速度和消除IO问题。例如采用差分信号处理来提高芯片间的通信速度。信号同步、源同步和自同步之类的设计方法改善了内部IC(集成电路)通信在满足计算机行业所需速度的前提下提供了可靠的输入输出。千兆位级串行技术介绍图为典型的数字信号。图:标准数字信号轻松实现高速串行IO••XILINX注意图中列出的时间测量值:TR=psTF=psTWIDTH=ns这些值描绘出了一个变化很快的波形。图添加了作为参考的历史信号以便说明该波形的变化有多快。图:添加历史信号大多数信号的上升时间甚至不能在这个信号的五个比特周期内结束。那么为什么要讨论这个信号呢?因为它代表了数字IO领域最热门的潮流千兆位级串行通信。这类信号在市场上引起轩然大波。它被广泛采用从局域网(LAN)设备到尖端医疗成像设备再到先进的战斗机技术不一而足。千兆位级信号迅速成为延伸信息化时代的关键因素。为了解这一飞速发展的科技进步技术让我们首先回顾一下IO设计的历史。数字电子通信的历史晶体管晶体管逻辑电路(TTL)曾是首选的设计方法。分立的逻辑门芯片可以相互通信从而组成更大规模的电路这些更大规模的电路后来又集成为复杂的芯片例如多比特寄存器和计数器。多年来并行通信一直是印刷电路板(PCB)所采用的主要通信方法。但对于外部通信而言数据对齐问题太难解决。因此串行端口成为了设备盒到设备盒之间通信的主要方法这一点在早期的计算机串行打印机端口中得到了证实。了解一项新技术的关键是了解它的词汇。整本书中您都会发现这种对关键术语的定义。数据对齐问题最终得以解决。随着并行技术的发展高速并行打印机端口激增。这些并行端口技术包括工业标准架构(ISA)、扩展工业标准架构(EISA)和小型计算机系统接口(SCSI)、外围部件互联(PCI)以及更小的个人电脑存储器卡行业协会(PCMCIA)标准。串行技术继续与并行技术共存。以太网和令牌环在许多应用中占主导地位。最终以太网在使用五类线(Cat)的应用中取代了令牌环。介绍XILINX•并行技术竭力适应新的接口需求。随着对特殊信令越来越多的需求PCI之类的标准也发展成PCI。目前低摆幅标准(如高速晶体管逻辑(HSTL))试图支持并行技术。同时以太网速率从Mbs提高到Mbs进而达到Mbs。这类速度使得以太网非常适于应用在桌上型电脑中。这时分数相位检测器(fractionalphasedetector)面世了。这项技术将串行接口速度提高到了千兆位级的范围。串行技术被证明是快速而功能强大的可作为背板技术采用。随着串行引脚数和同步开关输出(SSO)的提高千兆位级串行技术在PCB中获得了主导地位取代了并行技术。基本IO概念单端IO成为标准已有数年光景。单端系统中个IC间仅用单一的信号连接。该信号与指定的电压范围(TTLCMOS互补金属氧化物半导体)或参考电压(HSTL)进行比较。这些方法的指标示例如图所示。图:TTL波形表:LVCMOS(低压CMOS)电压指标参数最小值典型值最大值VCCOVREFVTTVIHVILVOHVOLVOH时的IOH(mA)VOL时的IOL(mA)轻松实现高速串行IO••XILINX表:HSTL电压指标参数最小值典型值最大值VCCOVREFVTTVCCOxVIHVREFVILVREFVOHVCCOVOLVOH时的IOH(mA)VOL时的IOL(mA)图:HSTL电压结构图差分信号大约在HSTL以及其他低电压摆幅标准流行起来的时候一种差分信号方式开始出现在芯片间通信中。差分信号出现很久了但是它们主要用于长距离传输而不用于PCB上的芯片间通信(图)。图:差分信号方法介绍XILINX•随着IC通信速度的提高系统和IC设计者开始寻找可以处理更高速度的信令方法(图)。差分信令就是这样的方法。与单端信令相比差分信令有几点优势。例如它受噪声的影响很小这有助于保持恒定的IC驱动电流。另外其信号并不同给定电压值或参考电压进行比较而是在个信号之间互相进行比较。这样如果作为正参考电压的信号电压比作为负参考电压的信号电压高则信号为高或为“”。如果作为负参考电压的信号电压较高则信号为低或为“”。如下图所示正、负引脚受精确互补信号驱动。图:信令方法系统同步、源同步和自同步有三种用于两个IC间通信的时序模型系统同步、源同步和自同步。系统同步如图这种方法是多年来最常用的。乍一看会觉得它很简单但看过图中的时序模型您就不会这么认为了。阴影框部分表示:为确保可靠接收电路必须予以处理和抵消的延迟。图:系统同步结构图轻松实现高速串行IO••XILINX图:系统同步时序模型系统同步:两片IC之间进行通信时使用一个共用时钟用于数据发送和接收。源同步多年来大多数的信号延迟都被忽略了因为与有效时间相比延迟时间很短。但是随着速度的提高管理延迟变得越来越困难甚至最终变得不可能。改善问题的方法之一就是在发送数据的同时发送一个时钟副本。这种方法叫源同步(图)它极大地简化时序参数。图:源同步结构图调节转发时钟的输出时间使时钟在数据单元的中间位置发生翻转。因此数据线和时钟线的长度需要互相匹配。但是这种方法存在一些缺点。在目的芯片接收到的数据必须从接收时钟域转移到全局芯片时钟域中。介绍XILINX•图:源同步时序模型源同步:两个IC间进行通信时发送IC生成一个伴随发送数据的时钟信号。接收IC利用该转发时钟进行数据接收。转发时钟:转发时钟(cf)或时钟转发是用于源同步的另一个技术术语。源同步设计导致时钟域数量的剧增。对于具有有限时钟缓冲器的现场可编程门阵列(FPGA)和必须量身定制每个时钟树的专用集成电路(ASIC)等器件来说这将带来时序约束和分析难题。对于采用大型并行总线的设计来说该问题会进一步加重:由于电路板的设计限制每条数据总线通常需要采用个以上的转发时钟。因此一条位总线可能需要个、甚至是个转发时钟。自同步自同步模型如图所示。这里数据流包含数据和时钟。图:自同步结构图轻松实现高速串行IO••XILINX图:自同步时序模型自同步:两块芯片之间的通信其中发送芯片产生的数据流同时包括数据和时钟信息。自同步接口的三个主要模块分别是并串转换、串并转换和时钟数据恢复。并串转换有两种主要的并串转换方式可装载移位寄存器和回转选择器。这些方法的简单逻辑图如图所示。可装载移位寄存器回转选择器图:并串转换步骤介绍XILINX•串并转换串并转换与并串转换的步骤刚好相反如图所示。移位寄存器回转使能图:串并转换步骤时钟数据恢复时钟恢复过程(图)无法产生一个共用时钟或者同数据一起发送时钟。作为替代由锁相环(PLL)合成出一个与输入串行信号的时钟频率一致的时钟。图:时钟数据恢复波形并行传输锁相环:锁相环是这样一种电路它能根据参考时钟和输入信号来产生锁定于输入信号的新时钟。轻松实现高速串行IO••XILINX在并行数据传输中经常使用额外的控制信号线为数据赋予不同的意义。例如数据使能信号以及在同一总线上对数据和控制信号的多路选择。图:并行传输示例串行域中标志或标记用于将数据与非数据(通常指空闲数据)区分开来。标志还可用来表示不同的信息类型如数据信息和控制信息。图:串行域传输示例IO技术的不断改进对带宽和速度的行业需求要求不断地改进IO设计。并行和串行IO在争夺芯片和器件通信领域主导权的同时均受益于大幅提高速度的设计方法。采用数字设计方法(如差分和同步信号处理以及并行传输)可以保证家用和工业用IO性能的不断改进。XILINX•第二章为何需要千兆位串行IO回顾千兆位串行IO的设计优势设计考虑通常设计工程师都处于进退两难的境地。一方面他希望能坚持使用已经过验证的、可靠的解决方案因为这些方案的结果可靠并能够预见。另一方面他也必须努力改进各项参数性能如:数据流、引脚数、电磁干扰(EMI)、成本和背板效率等。那么他会考虑使用千兆位串行输入输出(IO)吗?千兆位串行IO的优势千兆位串行IO的主要优势是什么?答案是:速度。在从片内片外、板内板外或盒内盒外获取数据时没有什么技术可以超过高速串行链路。这种技术的线速范围为Gbs~Gbs有效负载范围为Gb~Gb因此可以进行大量的数据传送。由于引脚数较少、没有大量的同时开关输出(SSO)问题、EMI较低且成本较低所以高速串行就成为了理所当然的选择。当需要进行大量数据的快速传输时使用千兆位级收发器(MGT)是个不错的方法。让我们首先分析一下千兆位串行IO的优势。MGT:千兆位级收发器千兆位级串行器解串器(SERDES)的别名。接收并行数据并允许在串行链路上进行大带宽数据传输。最大数据流某些大型可编程逻辑器件具有个或更多个Gb串行收发器可以实现总带宽为Gbs的输入和输出。不过那只是极端情况我们来看一个应用实例它向我们展示了串行IO的速度是如何帮助系统架构师、电路板设计师和逻辑设计师的。轻松实现高速串行IO•Xilinx图是高分辨率画质视频混频器的结构图。图:高分辨率视频混频器以基带信号形式或无压缩格式传输时每一路高分辨率视频流的码率都需要Gbs。创建这种系统的一种方式是采用分离的芯片对串行视频流进行解串行化和串行化以及并行接口来处理扩展总线和素材库。另一种方式是使用逻辑电路内部的千兆位级收发器对串行数据流进行解码和编码。更快速的数据流扮演着扩展连接器和素材库接口的角色。为何需要千兆位串行IO?XILINX•图:采用解串行化和串行化的芯片(并行)轻松实现高速串行IO•Xilinx图:采用千兆位收发器(串行)引脚数将大量数据传入或传出芯片或电路板时所遇到的第一个问题是引脚数。通常输入和输出引脚数是有限的。虽然引脚数会随着时间而增加但却总是不够用。为何需要千兆位串行IO?XILINX•表给出了种方式下所需的引脚。表:引脚数:串行和并行对比方向并行串行输入IN素材库IN扩展输入IN扩展输出OUT输出OUT控制状态输入IN控制状态输出OUTLEDOUTLCD驱动OUT总计当然还有一些我们没有说明的引脚问题。例如某些MGT比一对传输较慢的管脚需要更多的电源和接地引脚。而且并行接口可能需要特殊的参考引脚。但是仅就比较应用而言本例已足够了。使用大量引脚时电路板设计时间和成本会急剧增加。考虑连接器及电缆的选择和可用性时连接器的引脚数也非常重要。全部使用现有的球形栅格阵列(BGA)封装可能会不太方便。同步转换输出采用单端并行总线时设计者应考虑同步转换输出(SSO)。不过其中的某些输出会在同一时间翻转。如果出现太多的同步转换触地反弹会产生大量噪声。设计者还可以在所有IO上都使用差分信号处理技术以此来消除SSO问题但是这样做就会使引脚数翻倍。如果数据流需求比较适中设计者可以使用具有适当引脚数的并行接口。EMI经验表明:时钟越快放射测试就越难进行因此千兆位设计看起来近乎不可能。但是通常高速串行链路的辐射量比以较低速度工作的大型总线低。这是因为运行时的千兆位链路需要出色的信号完整性。正如一位专家所言:“辐射问题实际上就是信号完整性问题。”成本采用MGT通常会降低系统总成本。连接器采用较小、较经济的封装时引脚数较少电路板设计也更简单。视频混频器应用中并行解决方案使用的IC(集成电路)数量比串行解决方案多个。本例中串行解决方案的成本比并行解决方案的成本低数百美元。预设协议采用MGT的另一个好处是可以使用预先定义好的协议和接口标准。从Aurora到XAUI满足多种需求的设计已经存在。缺点是什么?在我们认为千兆位级串行IO技术出色的近乎不真实之前来看看它的弊端吧。设计中首先我轻松实现高速串行IO•Xilinx们必须密切注意信号完整性问题。例如有个供应商报告说他们第一次试图将高速、千兆位级串行设计用于某种特定应用时失败率为。为了提高成功率我们可能需要进行模拟仿真并采用更复杂的新型旁路电路。事实上我们甚至需要对旁路电路进行仿真和建模。而且阻抗控制的PC(印刷电路)板、高速连接器和电缆的费用较高。我们必须处理数字仿真中的复杂性和时基较小的问题。并且在利用预设协议的时候必须为集成过程计划时间并且为协议的开销安排额外的逻辑电路或CPU时钟周期。千兆位IO用于何处?起初千兆位级串行器解串器(SERDES)仅局限于用在电信行业和少数缝隙市场(如广播视频)。如今MGT应用出现在电子行业的各个角落军事、医疗、网络、视频、通信等等。MGT也可以用于背板或机箱之间的PCB上。对于电子行业的发展前景而言MGT至关重要。下面是采用千兆位级SERDES的行业标准示例。•光纤通道(FC)•PCIExpress•RapidIO串行•先进交换互连(AdvancedSwitchingInterface)•串行ATA•Gb以太网•Gb以太网(XAUI)•InfinibandX、X、X芯片到芯片SERDES最初用于盒间通信。但是因为它能出色地处理同一块电路板上的芯片间通信因而在市场上引起了轰动。先前芯片间通信仅采用并行技术。用于串行化和解串行化的逻辑门数量远远超过了因引脚数目减少而节省的逻辑门数量。但是采用深亚微米结构就可以在极小的芯片上获得数量惊人的逻辑门电路从而使SERDES也能够以极低的芯片成本实现。除此之外对IO带宽日益增长的需求使得SERDES迅速成为进行芯片间大量数据传输的合理选择。使用SERDES进行芯片间通信具有如下好处:•引脚数:更小、更经济的封装。•引脚数:PCB层数减少。•更小的封装:电路板更小、更经济设计

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

评分:

/40

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利