CMOS多功能数字钟0

南 京 理 工 大 学 多功能数字钟 多功能数字钟具有24小时计时、星期显示、整点报时、闹钟等功能，并且数码管部分采用了动态显示。本文介绍了多功能数字钟的工作原理和设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 ，利用QuartusII软件和SmartSOPC实验箱实现了多功能数字钟的仿真和验证。 1.设计说明 （1）设计一个可以完成从00：00：00到23：59：59的计时数字钟，并具有校时、校分、清零、保持和整点报时功能；具体设计要求具有如下功能： ①保持功能是要求在数字钟正常工作情况下，拨动开关K1可以使数字钟保持原有显示，停止计时；数字钟最大计时显示23小时59分59秒； ②在数字钟正常工作时，可对其进行不断电复位，即拨动开关K2可以使时、分、秒显示回零； ③在数字钟正常工作时可以对数字钟进行快速校时和校分，即拨动开关K3可对分进行校正，拨动开关K4时可对时进行校正； ④整点报时是要求数字钟在每小时整点到来前进行鸣叫，鸣叫频率是在59分53秒、55秒、57秒时为500Hz，59秒时为1KHz； ⑤分别通过六个数码管动态显示时、分、秒的计时； ⑥在基础部分完成的情况下，增加附加功能（本实验报告加入了星期功能）； （2）将编译仿真通过的逻辑电路下载到EDA实验系统，对其功能进行验证。 2.整体电路工作原理 整体电路原理图如图所示： 图1 整体电路原理图 基本电路主要有以下几部分组成： （1）脉冲发生电路，分别产生1Hz、2Hz、500Hz、1KHz的脉冲； （2）24小时计数电路； （3）校正、清零和保持电路，通过开关控制计数器的使能端、清零端和保持端，实现快速校分、清零和保持； （4）动态译码显示电路； （5）报时电路，将24小时计数信号通过分析、比较得出整点报时信号，然后送至蜂鸣器使之鸣叫。 3.子模块设计原理 3.1 脉冲发生电路 实验箱提供的是频率为48MHz的脉冲，而计时和报时电路需要1Hz、500Hz、1KHz的脉冲信号，因此需要将系统频率分频。我所采用的是6分频、8分频和1000分频电路。 分频电路是由模计数器构成。设计计数器的时候，为了尽量让输出脉冲的占空比接近1:1，一般在输出的末端加一个T’触发器；这里所设计的模6计数器是由一个74160设计成模2计数再和一个T’触发器级联而成；模8计数器是由三个T’触发器级联而成；模1000计数器是由三个74160级联而成。 以下各图是模计数器电路图： 图2 模6计数器 图3 模8计数器 图4 模1000计数器 然后将6分频器、8分频器和1000分频器封装、级联、组合构成所需的1Hz\500Hz\1000Hz频率发生器。设计的电路如下各图所示： （1）1Hz发生器： （2）500Hz发生器： （3）1000Hz发生器： （4）此外，为了达到快速校分的目的，设计一个2Hz的脉冲发生器。 2Hz发生器电路图如下： 3.2日、时、分、秒计数电路 24小时计数电路：需要一个模24计数器实现小时计数，两个模60计数器实现分和秒的计数，三个计数器之间构成进位关系，即秒计数器为分计数器提供计数脉冲信号，分计数器为时计数器提供脉冲信号；为了便于与译码显示电路连接，总共选择6个74160十进制计数器分别做秒、分、时的个位和十位。 ①.具体在设计秒计数器的时候，由两个74160构成秒的个位和十位，个位记到9并且再来一个脉冲的时候，由个位产生向十位的进位信号，十位加1。当记到59并且再来一个脉冲的时候，秒清零，并产生向分的进位信号；这里的清零实际是由59与非后通向置位端实现，同时向分的进位信号也就是这个置位的信号。 秒计数器的设计电路图如下： 图6 秒计时电路 ②.设计分计数器的时候基本思路和秒计数器差不多，只不过是将秒的进位级联到分的使能端，使得秒记到59的时候分开始计数 分计数器的电路图如下： ③.设计时计数器的时候，要采用模24计数器，其他的设计方法和秒、分的差不多。 时计数器计时电路如下： ④.将秒、分、时的计数电路封装然后级联起来，组成一个24小时的计数电路 24小时计数电路如下： 3.3 校分、保持和清零电路 校分和校时电路是通过开关（K3、K4）控制分计数器和时计数器的使能端，使之在时钟脉冲（2Hz）下快速校正。在校正的同时我们要考虑到分钟和小时单独进位，因此需要与进位反馈端相连。 保持功能可用一开关（K1）控制所有秒、分、时的使能端，即用一个开关连接ENP、ENT端。当需要保持时只需将开关打到高电平即可。 清零功能可用一开关(K2)与计数器的进位反馈信号一起送到它的清零端 ，即当K2为高电平时即实现清零。 同时考虑，加防抖动开关防止开关在闭合断开的瞬间产生抖动而影响计数的准确性。 （1）校分电路如下： （2）校时电路如下： （3）清零电路 只要将秒、分、时的清零端连接起来，然后接到开关K2即可实现异步清零 3.4译码显示电路 实现动态显示，即用一个译码器驱动六个数码管显示。用74160设计一个模6计数器，时钟信号频率为500Hz，计数器输出接74151数据选择器的输入，即每来一个脉冲信号，就将时分秒中的一位送至7447显示译码器译码，同时3线－8线译码器输出接六个数码管，每个脉冲选中一个对应的数码管显示。实际上六个数码管是轮流显示的，但是由于频率很高（500Hz），人眼感觉它们是同时亮着的。设计的显示电路如下： 显示电路 3.5 报时电路 对于数字钟的整点报时，本实验要求在59分53秒、59分55秒、59分57秒发三声低音，频率为500Hz,,在59分59秒发一声高音,频率为1KHz。各时刻各位对应的二进制码作如 时间 分十位 分个位 秒十位 秒个位 59分53秒 0101 1001 0101 0011 59分55秒 0101 1001 0101 0101 59分57秒 0101 1001 0101 0111 59分59秒 0101 1001 0101 1001 通过化简计算，借助门电路并与频率相与得报时功能。报时电路如下： 报时电路图 3.6最终电路封装模块如图所示 总电路图 4.波形仿真 分别对分频器和24小时计数器进行波形仿真。 （1）对分频器的仿真波形图 模6计数器的波形仿真图 模8计数器的波形仿真图 模1000仿真波形 （2）对24小时计数器的仿真波形如下图所示。 24小时计数器的仿真波形图 由上述波形可以看出，当24小时计数器到达23:59:59后，在下一个脉冲的作用下自动清零，回到00：00：00。 5.编程下载 波形仿真正确无误后，就可以下载到芯片上，进行硬件实施。在下载之前，必须先对每个管脚进行分配。选择“Assignments﹣Pins”，打开“Pin Planner”对话框。每个管脚都配置完成后，点击Save保存配置并关闭窗口。总电路管脚分配图如下： 选择“Assignments-Device”,打开“Device and pin Options”对话框，选择“Unused Pins”标签，将没有用到的管脚设置为高阻态。再次确认实验所用芯片是否为EP1C12Q240C8,此时即可点击主编辑页面的下载按钮，当出现下载界面后，选中“Hardware Setep”，在下拉菜单中选择ByteBlaster[LPT1]，再次回到下载界面，点击“Start”按钮，开始从实验箱下载。 6. 实验感想 （1）虽然仅仅四天的上机实验，但是学到了非常多的东西！ 最主要的是学到了一种设计思路，其次是复习了有关数字电路的知识，同时熟悉了QuartusII软件和SmartSOPC实验系统 （2）这几天每天眼睛盯着电脑，心里想着如何设计电路，画电路图，分析出现的问题，如何解决问题… 几天下来，很累，特别是当看到一遍遍修改电路之后仿真的结果还不对的时候，心里还很郁闷。不过经过不懈的努力，最后的结果终于完全符合功能要求，很让人欣慰！ （3）有点遗憾的是，这次实验我没有同伴，组里就我一个人，遇到问题后只能由我一个人来思考，不能集思广益，浪费了不少时间。否则的话，我想两个人一组，可以各人负责一部分，遇到问题后也可以一起讨论，这样做起来更快，思路更广泛点。但是事情总是有好的一面也有坏的一面，一个人独立完成培养了我独立思考问题、解决问题的能力，对于实验中的每一个环节都能去很好的掌握。