IC设计中的功耗
分析
定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析
的
流程
快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计
首先声明本文所讲的范围,在这篇文章中,是采用synopsys的设计流程,对数字电路进行功耗分析,生成功耗分析报告的流程。分析的对象是逻辑综合之后布局布线之前的功耗分析,以及布局布线之后的功耗分析。Synopsys做功耗分析使用到的工具是:PrimetimePX,PrimeRail。PTPX可以在逻辑综合之后就进行功耗预估。PrimeTimePX是集成在PrimeTime里面的工具,虽然他可以做功耗分析,但是毕竟不是sign-off工具。真正到最后的sign-off,如果对功耗的要求很高的话,依然要用PrimeRail进行分析,所以,我们只要用到PrimeTimePX来做功耗分析就够了。SynthesRsPR-NoilistPowerReportPrs>Sirnulalion{VCS)Layout白rN白mH◎j与计顷l阑hiip:〃t,qq,e「nfmMi命iTechnologyLibraryPcfit-VCDfileFrc-VGDfilcJ1PowerAnagL,]EX}PowerAnalysis4PTFN]Pcst'Simulation{VCS|上图是布局布线后和逻辑综合后进行功耗分析的流程。一.逻辑综合后的功耗分析所用到的文件有:1.逻辑综合后的verilog文件静态时序分析时用到的约束文件RTL的仿真文件,我用的是VCD,毕竟
标准
excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载
各个仿真器都支持〜有功耗信息的库文件.db,这个库文件可以report一个库里的cell,看是否有。有了这些文件之后,就可以做功耗分析了。下面说一下功耗分析的流程:1.允许功耗分析功能setpower_enable_analysis设置分析模式setpower_analysis_mode。他的模式有两种,一种是average模式,不用仿真文件,另一种是time-based模式,是根据时序仿真文件来确定activityfactor。读入设计和库文件指定operatingcondition时序分析update_timing获取activitydata如果是RTL级别的网
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
文件,要用-rtl来告诉pt之前指定的vcdfile是布局布线之前的。如果VCD是zero_delay的仿真,也就是说是纯纯的functionalsimulation的话,应该家用-zero_delay选项。如果都为指定,pt默认是gate-levelo设置功耗分析选项set_power_analysis_options:-static_leakage_onlyoptionoftheset_power_analysis_optionscommandissupportedonlyintheaveragedpoweranalysismode.-waveform_interval,-cycle_accurate_cycle_count,-cycle_accurate_clock,-waveform_format,-waveform_output,-include,and-include_groupsoptionsaresupportedonlyinthetime-basedpoweranalysismode.功耗分析update_power生成功耗分析报告report_power要说明的是,PTPX是primetime的一个增强功能,只用一个PT脚本就可以了,我把自己的pt脚本拿出来分享一下:file:pt.tcl###########################################Setthepoweranalysismode###########################################setpower_enable_analysistrue;setpower_analysis_modeaveraged;###########################################readandlinkthegatelevelnetlist###########################################setsearch_path"../sourcedb././result"setlink_library"typical.db"settarget_library"typical.db"read_verilogjnd_90s.vsettop_namejndcurrent_designJNDlink###########################################ReadSDCandsettransitiontimeorannotateparasitics###########################################read_sdcpt_con.tcl###########################################Check,update,orreporttiming###########################################check_timingupdate_timingreport_timing###########################################readswitchingactivityfile###########################################read_vcd-rtljnd_all.vcd-strip_pathtestbenchreport_switching_activity-list_not_annotated###########################################checkorupdateorreportpower###########################################check_powerupdate_powerreport_power-hierarchy