首页 第2章PLD硬件特性与编程技术(2015)

第2章PLD硬件特性与编程技术(2015)

举报
开通vip

第2章PLD硬件特性与编程技术(2015)数字系统设计基础第2章PLD硬件特性与编程技术*传统的逻辑系统,当规模增大时(SSIMSI)焊点多,可靠性下降系统规模增加成本升高功耗增加占用空间扩大中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术与门阵列或门阵列乘积项和项PLD主体输入电路输入信号互补输入输出电路输出函数输出既可以是低电平有效,又可以是高电平有效。 可由或阵列直接输出,构成组合方式输出; 通过寄存器输出,构成时序方式输出。可直接输出也可反馈到输入图2-1基本PLD器件的原理结构图PLD:Programmable Lo...

第2章PLD硬件特性与编程技术(2015)
数字系统设计基础第2章PLD硬件特性与编程技术*传统的逻辑系统,当规模增大时(SSIMSI)焊点多,可靠性下降系统规模增加成本升高功耗增加占用空间扩大中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术与门阵列或门阵列乘积项和项PLD主体输入电路输入信号互补输入输出电路输出函数输出既可以是低电平有效,又可以是高电平有效。 可由或阵列直接输出,构成组合方式输出; 通过寄存器输出,构成时序方式输出。可直接输出也可反馈到输入图2-1基本PLD器件的原理结构图PLD:Programmable LogicDevice可编程逻辑器件2.1PLD概述中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术 自20世纪60年代以来,数字集成电路已经历了从SSI、MSI到LSI、VLSI、ULSI的发展过程。20世纪70年代初以1Kb存储器为标志的大规模集成电路(LSI)问世以后,微电子技术得到了迅猛发展,集成电路的集成规模几乎以平均每1~2年翻一番的惊人速度迅速增长。20世纪90年代以后,由于新的EDA工具不断出现,使设计者可以直接设计出系统所需要的专用集成电路,从而给电子系统设计带来了革命性的变化。2.1.1PLD的发展历程2.1PLD概述中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  ASIC可分为数字ASIC和模拟ASIC。专用集成电路(简称ASIC)系统放在一个芯片内用户定制集成电路ASIC全定制(FullCustomDesignIC)厂商直接做出。如: 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 芯厂商做出半成品半定制(Semi-CustomDesignIC)半定制 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 单元 初级会计实务单元训练题天津单元检测卷六年级下册数学单元教学设计框架单元教学设计的基本步骤主题单元教学设计 (StandardCell)门阵列(GateArray)可编程逻辑器件(ProgrammableLogicDevice,PLD)目前PLD从芯片密度、速度等方面发展迅速,已成为一个重要分支。2.1.1PLD的发展历程半定制是一种约束性设计方式。约束的主要目的是简化设计、缩短设计周期和提高芯片成品率。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  门阵列(GateArray)是一种预先制造好的硅阵列(称母片),内部包括几种基本逻辑门、触发器等,芯片中留有一定的连线区。用户根据所需要的功能设计电路,确定连线方式,然后再交生产厂家布线。  标准单元(StandardCell)是厂家将预先配置好、经过测试且具有一定功能的逻辑块作为标准模块存储在数据库中,设计人员在电路设计完成之后,利用CAD工具在版图一级完成与电路一一对应的最终设计。和门阵列相比,标准单元设计灵活,功能强,但设计和制造周期较长,开发费用也比较高。2.1.1PLD的发展历程中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  可编程逻辑器件(ProgrammableLogicDevice,PLD)是ASIC的一个重要分支。PLD是厂家是为一种通用型器件生产的半定制电路,用户可以通过对器件编程使之实现所需要的逻辑功能。PLD是用户可配置的逻辑器件,它的成本比较低,使用灵活,设计周期短,而且可靠性高,承担风险小。  可编程逻辑器件从20世纪70年代发展到现在,已形成了许多类型的产品,其结构、工艺、集成度、速度和性能等都在不断改进和提高。2.1.1PLD的发展历程中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  最早出现的可编程逻辑器件是1970年制成的PROM,它由全译码的与阵列和可编程的或阵列组成。由于阵列规模大,速度低,因此它的主要用途还是作存储器。  20世纪70年代中期出现了可编程逻辑阵列(ProgrammableLogicArray,PLA)器件,它由可编程的与阵列和可编程的或阵列组成,虽然其阵列规模大为减少,提高了芯片的利用率,但由于编程复杂,支持PLA的开发软件有一定难度,因而也没有得到广泛应用。2.1.1PLD的发展历程2.1PLD概述中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  20世纪70年代末美国MMI(MonolithicMemoriesInc,单片存储器公司)率先推出了可编程阵列逻辑(ProgrammableArrayLogic,PAL)器件,它由可编程的与阵列和固定的或阵列组成。由于它的输出结构种类很多,设计很灵活,因而成为第一个得到普遍应用的可编程逻辑器件。  20世纪80年代初Lattice公司发明了通用阵列逻辑(GenericArrayLogic,GAL)器件,采用了输出逻辑宏单元(OLMC)的形式和E2CMOS工艺结构,因而具有可擦除、可重复编程、数据可长期保存和可重新组合结构等优点。GAL比PAL使用更加灵活,它可以取代大部分SSI、MSI和PAL器件。2.1.1PLD的发展历程中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  PAL和GAL都属于低密度PLD,其结构简单,设计灵活,但规模小,难以实现复杂的逻辑功能。20世纪80年代末,PLD突破了传统的单一结构,向着高密度、高速度、低功耗以及结构体系更灵活,适用范围更宽的方向发展,因而相继出现了各种不同结构的高密度PLD。  20世纪80年代中期Altera公司推出了一种新型的可擦除、可编程逻辑器件(ErasableProgrammableLogicDevice,EPLD),它采用CMOS和UVEPROM工艺制作,集成度比PAL和GAL高得多,设计也更加灵活,但内部互连能力比较弱。2.1.1PLD的发展历程中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术1985年,Xilinx公司首家推出了现场可编程逻辑(FieldProgrammableGateArray,FPGA)器件,它是一种新型的高密度PLD,采用CMOS-SRAM工艺制作,其结构和阵列型PLD不同,内部由许多独立的可编程逻辑模块组成,逻辑块之间可以灵活地相互连接。FPGA出现后立即受到世界范围内电子设计工程师的普遍欢迎,并得到了迅速的发展。  20世纪80年代末Lattice公司提出了在系统可编程技术以后,相继出现了一系列具备在系统可编程能力的复杂可编程逻辑器件(ComplexPLD,CPLD)。采用E2CMOS工艺制作,增加了内部连线,改进了内部结构体系,设计更加灵活,其发展也非常迅速。2.1.1PLD的发展历程中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  20世纪90年代以后,随着深亚微米、低电压、低功耗集成电路工艺的不断发展和应用,高密度PLD在器件和性能等方面飞速地发展。  目前世界各著名半导体器件公司,如Xilinx、Altera、Lattice和Actel等公司,均可提供不同类型的CPLD、FPGA产品,众多公司的竞争促进了可编程集成电路技术的提高,使其性能不断完善,产品日益丰富。 2.1.1PLD的发展历程中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.1.1PLD的发展历程熔丝编程的PROM和PLA器件AMD公司推出PAL器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SOPC20世纪70年代20世纪70年代末20世纪80年代初20世纪80年代中期20世纪80年代末进入20世纪90年代后2.1PLD概述中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术1.按集成密度分类  可编程逻辑器件根据集成密度可分为低密度可编程逻辑器件(LDPLD)和高密度可编程逻辑器件(HDPLD)两类。  LDPLD主要是指早期发展起来的PLD,它包括PROM、PLA、PAL和GAL四种,其集成密度一般小于700门/片,这里的门是指PLD等效门。  HDPLD包括EPLD、CPLD和FPGA三种,其集成密度大于700门/片。随着集成工艺的发展,HDPLD的集成密度不断增加,性能不断提高。目前集成度最高的HDPLD可达数百万门/片。2.1.2PLD的分类2.1PLD概述中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.1.2PLD的分类图2-2按集成度(PLD)分类2.1PLD概述中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.按编程方式分类  可编程逻辑器件的编程信息均存储在可编程元件中。可编程逻辑器件根据编程方式分为两类: 一次性编程(OneTimeProgrammable,OTP)器件。OTP器件只允许对器件编程一次,编程后不能修改,其优点是集成度高、工作频率和可靠性高、抗干扰性强。 可多次编程器件。可多次编程器件的优点是可多次修改设计,特别适合于系统样机的研制。2.1.2PLD的分类2.1PLD概述中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术(1)采用一次性编程的熔丝(Fuse)或反熔丝(Antifuse)元件的可编程器件。  根据各种可编程元件的结构及编程方式,可编程逻辑器件通常又可以分为四类:(2)采用紫外线擦除、电可编程元件,即采用EPROM、UVCMOS工艺结构的可编程器件。(3)采用电擦除、电可编程元件。其中一种是E2PROM,即采用E2CMOS工艺结构的可编程器件;另一种是采用快闪存储单元(FlashMemory)结构的可编程器件。(4)基于静态存储器SRAM结构的编程器件。2.1.2PLD的分类2.按编程方式分类第(1)类属于一次性编程器件,第(2)、(3)、(4)类属于可多次编程器件。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术    基于EPROM、E2PROM和快闪(Flash)存储器的可编程器件的优点是系统断电后,编程信息不丢失。其中基于E2PROM和快闪存储器的编程器件可以编程100次以上,因而得到了广泛应用。在系统编程(InSystemProgrammable,ISP)器件就是利用E2PROM或快闪存储器来存储编程信息的。基于只读存储器的可编程器件还设有保密位,可以防止非法复制。2.1.2PLD的分类2.按编程方式分类中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术基于SRAM的可编程器件的缺点是:编程信息在系统断电后会丢失,是易失性器件。这类可编程器件的优点是:可进行任意次数的编程,并在工作中可以快速编程,实现板级和系统级的动态配置,因而也称为在线重配置(InCircuitReconfigurable,ICR)的可编程逻辑器件或可重配置硬件。2.1.2PLD的分类2.按编程方式分类中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术3.按结构特点分类2.1.2PLD的分类  目前,常用的可编程逻辑器件都是从与或阵列和门阵列发展起来的,所以可以从结构上将其分为两大类:  (1)阵列型PLD。  (2)现场可编程门阵列FPGA。  阵列型PLD的基本结构由与阵列和或阵列组成。简单PLD(PROM、PLA、PAL和GAL)、EPLD和CPLD都属于阵列型PLD。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  FPGA具有门阵列的结构形式,它是由许多可编程逻辑单元(或称逻辑功能块)排成阵列组成的,这些逻辑单元的结构和与或阵列的结构不同,所以也将FPGA称为单元型PLD。  除了以上分类法以外,有些地方将可编程逻辑器件分为简单PLD、复杂PLD和FPGA三大类,也有人将可编程逻辑器件分为简单PLD和复杂PLD(CPLD)两类,而将FPGA划入CPLD的范围之内。总之,可编程逻辑器件种类繁多,其分类标准不是很严格。3.按结构特点分类2.1.2PLD的分类中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.2低密度PLD可编程原理2.2.1电路符号表示图2-3常用逻辑门符号与现有国标符号的对照中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.2.1电路符号表示2.2低密度PLD可编程原理  因为PLD内部电路的连接规模很大,用传统的逻辑电路表示 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 很难描述PLD的内部结构,所以对PLD进行描述时采用了一种特殊的简化方法。图2-4PLD缓冲器表示法  PLD的输入、输出缓冲器都采用了互补输出结构,其表示法如图2-4所示。图2-5PLD的互补输入中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  PLD具有较大的与或阵列,逻辑图的画法与传统的画法有所不同。  PLD的与门表示法如图2-6所示。图中与门的输入线通常画成行(横)线,与门的所有输入变量都称为输入项,并画成与行线垂直的列线以表示与门的输入。2.2.1电路符号表示2.2低密度PLD可编程原理图2-6PLD中的与阵列表示P或F=ABD(乘积项)列线与行线相交的交叉处若有“●”,表示有一个耦合元件固定连接;若有“×”,则表示是编程连接;若交叉处无标记,则表示不连接(被擦除)。与门的输出称为乘积项P,或用F表示。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  同理,PLD中的或阵列表示如图2-7。2.2.1电路符号表示2.2低密度PLD可编程原理ABCD图2-7PLD中的或阵列表示输入项F图2-8阵列线连接表示中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  下图是PLD中与门的简略表示法,图中与门F1的全部输入项接通,因此F1=A··B·=0,这种状态称为与门的缺省(Default)状态。为简便起见,对于这种全部输入项都接通的缺省状态,可以用带有“×”的与门符号表示,如图中的F2=F1=0均表示缺省状态。F3中任何输入项都不接通,即所有输入都悬空,因此F3=1,也称为悬浮“1”状态。全部输入项都接通的缺省状态,可以用带有“×”的与门符号表示。这时F2=F1输入全编程,输出为F1=0中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术(1)与固定、或编程:ROM和PROM(2)与或全编程:PLA(3)与编程、或固定:PAL、GAL和HDPLDPLD基本结构大致相同,根据与或阵列是否可编程分为三类:  下表列出了四种PLD电路的结构特点。 简单PLD的基本结构2.2.1电路符号表示 类型 阵列 输出方式 与 或 PROM 固定 可编程 TS,OC PLA 可编程 可编程 TS,OCH,L PAL 可编程 固定 TS,I/O,寄存器 GAL 可编程 固定 用户定义中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术1.与固定、或编程:与阵列全固定,即全译码;ROM和PROM*中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.与、或全编程:代表器件是PLA(ProgrammableLogicArray),下图给出了PLA的阵列结构,在PLD中,它的灵活性最高。由于与或阵列均能编程的特点,在实现函数时,只需形成所需的乘积项,使阵列规模比PROM小得多。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术3.与编程、或固定:代表器件PAL(ProgrammableArrayLogic)和GAL(GenericArrayLogic)。这种结构中,或阵列固定若干个乘积项输出,见下图。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  只读存储器所存储的内容一般是固定不变的,正常工作时只能读数,不能写入,并且在断电后不丢失其中存储的内容,故称为只读存储器。ROM组成:地址译码器存储矩阵输出电路图2-9ROM结构方框图2.2低密度PLD可编程原理2.2.2PROM中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-10PROM基本结构����/�����������VinGNDVref�D1D4Sign�ENB��������AH�Q1Q8�ENB��������AD�Q1Q4�ENB�����������MA�MB�MC���������1��11�10�01�00�R��J�Q�Q�K�D�L�S�R���11�10�01�00�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R�J�Q�Q�K�D�L�S�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R������1�J�OLMC�S�J�OLMC�S�J�OLMC�S�OLMC�OLMC��1�OLMC�OLMC����OLMC��1���2�I�I�0�7�19�I/O/Q�CLK�03�47�8�12�11�15�16�19�20�23�24�27�28�31�1�I/CLK�I��3�I�I�8�15�18�I/O/Q�OE���4�I�I�16�23�17�I/O/Q��5�I�I/OE�24�31�16�I/O/Q���6�I/O/Q�I/O/Q�32�39�15�I/O/Q��7�I/O/Q�40�47�14���8�48�55�13��9�56�63�12�11��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�16�20�24�28�11�15�19�23�27�31����������������������������������������������������������������������������������������������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.2.2PROMPROM中的地址译码器是完成PROM存储阵列的行的选择,其逻辑函数是:2.2低密度PLD可编程原理中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.2低密度PLD可编程原理2.2.2PROM中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-11PROM的逻辑阵列结构2.2低密度PLD可编程原理2.2.2PROM����/�����������VinGNDVref�D1D4Sign�ENB��������AH�Q1Q8�ENB��������AD�Q1Q4�ENB�����������MA�MB�MC���������1��11�10�01�00�R��J�Q�Q�K�D�L�S�R���11�10�01�00�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R�J�Q�Q�K�D�L�S�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R������1�J�OLMC�S�J�OLMC�S�J�OLMC�S�OLMC�OLMC��1�OLMC�OLMC����OLMC��1���2�I�I�0�7�19�I/O/Q�CLK�03�47�8�12�11�15�16�19�20�23�24�27�28�31�1�I/CLK�I��3�I�I�8�15�18�I/O/Q�OE���4�I�I�16�23�17�I/O/Q��5�I�I/OE�24�31�16�I/O/Q���6�I/O/Q�I/O/Q�32�39�15�I/O/Q��7�I/O/Q�40�47�14���8�48�55�13��9�56�63�12�11��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�16�20�24�28�11�15�19�23�27�31�������������������������������������������������������������������������������������������������������������������������������������������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-12PROM表达的PLD阵列图2.2低密度PLD可编程原理2.2.2PROM例:半加器����/�����������VinGNDVref�D1D4Sign�ENB��������AH�Q1Q8�ENB��������AD�Q1Q4�ENB�����������MA�MB�MC���������1��11�10�01�00�R��J�Q�Q�K�D�L�S�R���11�10�01�00�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R�J�Q�Q�K�D�L�S�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R������1�J�OLMC�S�J�OLMC�S�J�OLMC�S�OLMC�OLMC��1�OLMC�OLMC����OLMC��1���2�I�I�0�7�19�I/O/Q�CLK�03�47�8�12�11�15�16�19�20�23�24�27�28�31�1�I/CLK�I��3�I�I�8�15�18�I/O/Q�OE���4�I�I�16�23�17�I/O/Q��5�I�I/OE�24�31�16�I/O/Q���6�I/O/Q�I/O/Q�32�39�15�I/O/Q��7�I/O/Q�40�47�14���8�48�55�13��9�56�63�12�11��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�16�20�24�28�11�15�19�23�27�31����������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-13用PROM完成半加器逻辑阵列2.2低密度PLD可编程原理2.2.2PROM����/�����������VinGNDVref�D1D4Sign�ENB��������AH�Q1Q8�ENB��������AD�Q1Q4�ENB�����������MA�MB�MC���������1��11�10�01�00�R��J�Q�Q�K�D�L�S�R���11�10�01�00�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R�J�Q�Q�K�D�L�S�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R������1�J�OLMC�S�J�OLMC�S�J�OLMC�S�OLMC�OLMC��1�OLMC�OLMC����OLMC��1���2�I�I�0�7�19�I/O/Q�CLK�03�47�8�12�11�15�16�19�20�23�24�27�28�31�1�I/CLK�I��3�I�I�8�15�18�I/O/Q�OE���4�I�I�16�23�17�I/O/Q��5�I�I/OE�24�31�16�I/O/Q���6�I/O/Q�I/O/Q�32�39�15�I/O/Q��7�I/O/Q�40�47�14���8�48�55�13��9�56�63�12�11��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�16�20�24�28�11�15�19�23�27�31�������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.2.3PLA图2-14PLA逻辑阵列示意图2.2低密度PLD可编程原理����/�����������VinGNDVref�D1D4Sign�ENB��������AH�Q1Q8�ENB��������AD�Q1Q4�ENB�����������MA�MB�MC���������1��11�10�01�00�R��J�Q�Q�K�D�L�S�R���11�10�01�00�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R�J�Q�Q�K�D�L�S�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R������1�J�OLMC�S�J�OLMC�S�J�OLMC�S�OLMC�OLMC��1�OLMC�OLMC����OLMC��1���2�I�I�0�7�19�I/O/Q�CLK�03�47�8�12�11�15�16�19�20�23�24�27�28�31�1�I/CLK�I��3�I�I�8�15�18�I/O/Q�OE���4�I�I�16�23�17�I/O/Q��5�I�I/OE�24�31�16�I/O/Q���6�I/O/Q�I/O/Q�32�39�15�I/O/Q��7�I/O/Q�40�47�14���8�48�55�13��9�56�63�12�11��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�16�20�24�28�11�15�19�23�27�31������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-15PLA与PROM的比较2.2低密度PLD可编程原理2.2.3PLA(A)PLA(B)PROM����/�����������VinGNDVref�D1D4Sign�ENB��������AH�Q1Q8�ENB��������AD�Q1Q4�ENB�����������MA�MB�MC���������1��11�10�01�00�R��J�Q�Q�K�D�L�S�R���11�10�01�00�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R�J�Q�Q�K�D�L�S�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R������1�J�OLMC�S�J�OLMC�S�J�OLMC�S�OLMC�OLMC��1�OLMC�OLMC����OLMC��1����2�I�I�0�7�19�I/O/Q�CLK�03�47�8�12�11�15�16�19�20�23�24�27�28�31�1�I/CLK�I��3�I�I�8�15�18�I/O/Q�OE���4�I�I�16�23�17�I/O/Q��5�I�I/OE�24�31�16�I/O/Q���6�I/O/Q�I/O/Q�32�39�15�I/O/Q��7�I/O/Q�40�47�14���8�48�55�13��9�56�63�12�11��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�16�20�24�28�11�15�19�23�27�31��������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.2.4PAL图2-16PAL结构图2-17PAL的常用表示2.2低密度PLD可编程原理与门阵列(可编程)或门阵列(固定)����/�����������VinGNDVref�D1D4Sign�ENB��������AH�Q1Q8�ENB��������AD�Q1Q4�ENB�����������MA�MB�MC���������1��11�10�01�00�R��J�Q�Q�K�D�L�S�R���11�10�01�00�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R�J�Q�Q�K�D�L�S�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R������1�J�OLMC�S�J�OLMC�S�J�OLMC�S�OLMC�OLMC��1�OLMC�OLMC����OLMC��1����2�I�I�0�7�19�I/O/Q�CLK�03�47�8�12�11�15�16�19�20�23�24�27�28�31�1�I/CLK�I��3�I�I�8�15�18�I/O/Q�OE���4�I�I�16�23�17�I/O/Q��5�I�I/OE�24�31�16�I/O/Q���6�I/O/Q�I/O/Q�32�39�15�I/O/Q��7�I/O/Q�40�47�14���8�48�55�13��9�56�63�12�11��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�16�20�24�28�11�15�19�23�27�31����������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.2.4PAL2.2低密度PLD可编程原理PAL有几种固定的输出结构,选定芯片型号后,其输出结构也就选定了。例如,产品PAL16L8属于组合型PAL器件,其芯片中每一个输出结构如下图所示。 PAL16L8有八个输出,图中只画出了其中的一个输出,由于八个输出的时间有可能不一致,因此称为“异步I/O输出结构”。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-18一种PAL16V8的部分结构图��11�10�01�00�R�J�Q�Q�K�D�L�S�R����1��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�1�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�11�15�16�19�20�23�24�27�28�31�中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.2.5GAL2.2低密度PLD可编程原理GAL即通用阵列逻辑器件,GAL在“与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构,但对PAL的输出I/O结构进行了较大的改进,在GAL的输出部分增加了一种灵活的、可编程的输出结构—输出逻辑宏单元OLMC(OutputLogicMacroCell)。  GAL它只有两种基本型号,却可以代替数十种PAL器件,因而称为通用可编程逻辑器件。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-19GAL22V10的OLMC内部逻辑图2.2.5GAL中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术GAL和PAL在结构上的区别见下图:适当地为OLMC进行编程,GAL就可以在功能上代替前面讨论过的PAL各种输出类型以及其派生类型中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  PAL和GAL器件与SSI、MSI标准产品相比,有许多突出的优点:  (1)提高了功能密度,节省了空间,通常一片PAL或GAL可以代替4~12片SSI或2~4片MSI;  (2)使用方便,设计灵活;  (3)具有上电复位功能和加密功能,可以防止非法复制等。2.2.5GAL2.2低密度PLD可编程原理中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.3CPLD的结构与可编程原理CPLD(ComplexProgrammableLogicDevice)复杂可编程逻辑器件,是从PAL和GAL器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程,ISP)将代码传送到目标芯片中,实现设计的数字系统.中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.3CPLD的结构与可编程原理目前主要的半导体器件公司,如Xilinx、Altera、Lattice、AMD等公司都生产高密度的PLD,虽然各有特点,但总体结构大致相同。大多数器件至少包含了三种结构:可编程逻辑宏单元(MC)、可编程I/O单元、可编程内部连线。1可编程逻辑宏单元  逻辑宏单元内部主要包括与或阵列、可编程触发器和多路选择器等电路,能独立地配置为时序或组合工作方式。CPLD除了密度高之外,许多优点都反映在逻辑宏单元上.中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2可编程I/O单元2.3CPLD的结构与可编程原理输入/输出单元简称I/O单元(或IOC),它是内部信号到I/O引脚的接口部分。由于阵列型HDPLD通常只有少数几个专用输入端,大部分端口均为I/O端,而且系统的输入信号常常需要锁存,因此I/O常作为一个独立单元来处理。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术可编程连线阵列的作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单元之间提供互连网络。各逻辑宏单元通过可编程连线阵列接收来自专用输入或输入端的信号,并将宏单元的信号反馈到其需要到达的目的地。这种互连机制有很大的灵活性,它允许在不影响引脚分配的情况下改变内部的设计。3可编程连线阵列2.3CPLD的结构与可编程原理中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术例:AlteraMAX70002.3CPLD的结构与可编程原理 逻辑阵列块(LAB) 宏单元 扩展乘积项(共享和并联) 可编程连线阵列 I/O控制块MAX7000结构包含5个主要部分:中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-21MAX7128S的结构例:AlteraMAX70002.3CPLD的结构与可编程原理1)逻辑阵列块(LAB)每个LAB由16个宏单元组成。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2)宏单元2.3CPLD的结构与可编程原理逻辑阵列MAX7000系列中的宏单元乘积项选择矩阵可编程寄存器例:AlteraMAX7000中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.3CPLD的结构与可编程原理图2-22MAX7000系列的单个宏单元结构中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术3)扩展乘积项图2-23共享扩展乘积项结构2.3CPLD的结构与可编程原理例:AlteraMAX7000共享扩展项����/�����������VinGNDVref�D1D4Sign�ENB��������AH�Q1Q8�ENB��������AD�Q1Q4�ENB�����������MA�MB�MC���������1��11�10�01�00�R��J�Q�Q�K�D�L�S�R���11�10�01�00�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R�J�Q�Q�K�D�L�S�R��11�10�01�00�R�J�Q�Q�K�D�L�S�R������1�J�OLMC�S�J�OLMC�S�J�OLMC�S�OLMC�OLMC��1�OLMC�OLMC����OLMC��1���������2�I�I�0�7�19�I/O/Q�CLK�03�47�8�12�11�15�16�19�20�23�24�27�28�31�1�I/CLK�I��3�I�I�8�15�18�I/O/Q�OE���4�I�I�16�23�17�I/O/Q��5�I�I/OE�24�31�16�I/O/Q���6�I/O/Q�I/O/Q�32�39�15�I/O/Q��7�I/O/Q�40�47�14���8�48�55�13��9�56�63�12�11��Vcc��SG1�SL0�7�SL1�7�SG0�SL0�6�19�I/O�7��Vcc��SG1�1�SL0�6�SL1�6�SG1�SL0�6�18�I/O�6�CLK/I�0�2�I�1�3�I�2�0�7�8�15�03�47�8�12�16�20�24�28�11�15�19�23�27�31����������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图2-24并联扩展项馈送方式并联扩展项3)扩展乘积项例:AlteraMAX7000中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术4)可编程连线阵列(PIA)图2-25PIA信号布线到LAB的方式2.3CPLD的结构与可编程原理例:AlteraMAX7000中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术5)I/O控制块图2-26EPM7128S器件的I/O控制块例:AlteraMAX7000中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术FPGA(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的。2.4FPGA的结构与 工作原理 数字放映机工作原理变压器基本工作原理叉车的结构和工作原理袋收尘器工作原理主动脉球囊反搏护理   不同厂家、不同型号的FPGA其结构有各自的特色,但就其基本结构来分析,大致有以下几种分类方法:1)按逻辑功能块的大小分类逻辑功能块的大小不同,可将FPGA分为细粒度结构和粗粒度结构两类。1.FPGA的分类中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术 细粒度FPGA的逻辑功能块一般较小,仅由很小的几个晶体管组成,非常类似于半定制门阵列的基本单元.优点:功能块的资源可以被完全利用,缺点:完成复杂的逻辑功能需要大量的连线和开关,因而速度慢 粗粒度FPGA的逻辑块规模大,功能强.优点:完成复杂逻辑只需较少的功能块和内部连线,因而能获得较好的性能,缺点:功能块的资源有时不能被充分利用。2.4FPGA的结构与工作原理1)按逻辑功能块的大小分类1.FPGA的分类中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2)按互连结构分类 分段互连型FPGA中有不同长度的多种金属线,各金属线段之间通过开关矩阵或反熔丝编程连接。 连续互连型FPGA是利用相同长度的金属线,通常是贯穿于整个芯片的长线来实现逻辑功能块之间的互连,连接与距离远近无关。在这种连线结构中,不同位置逻辑单元的连接线是确定的,因而布线延时是固定和可预测的。 2.4FPGA的结构与工作原理根据FPGA内部的连线结构不同,可将其分为分段互连型和连续互连型两类。1.FPGA的分类中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.4FPGA的结构与工作原理2.FPGA的基本结构  以Xilinx公司的FPGA为例,分析其结构特点。  FPGA一般由三种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。这三种可编程电路是: 可编程逻辑块(ConfigurableLogicBlock,CLB)、 输入/输出模块(I/OBlock,IOB) 互连资源(InterconnectResource,IR)。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  FPGA的基本结构如图所示。2.4FPGA的结构与工作原理2.FPGA的基本结构 可编程逻辑块(CLB)是实现逻辑功能的基本单元,它们通常规则地排列成一个阵列,散布于整个芯片可编程输入/输出模块(IOB)主要完成芯片上的逻辑与外部封装脚的接口,它通常排列在芯片的四周可编程互连资源(IR)包括各种长度的连线线段和一些可编程连接开关,它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来,构成特定功能的电路。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术1)可编程逻辑块(CLB)2.4FPGA的结构与工作原理2.FPGA的基本结构CLB是FPGA的主要组成部分。图a所示是XC4000系列的CLB基本结构框图。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图aXC4000系列CLB基本结构中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术  CLB中有许多不同规格的数据选择器(4选1、2选1等),分别用来选择触发器激励输入信号、时钟有效边沿、时钟使能信号以及输出信号。这些数据选择器的地址控制信号均由编程信息提供,从而实现所需的电路结构。 1)可编程逻辑块(CLB)2.4FPGA的结构与工作原理2.FPGA的基本结构  CLB中的逻辑函数发生器F和G均为查找表结构,其工作原理类似于ROM。F和G的输入等效于ROM的地址码,通过查找ROM中的地址表可以得到相应的组合逻辑函数输出。������LUT�����1�����2�����3�����4�����������������������������������������������������������16��1RAM�0�0�0�0�0�1�0�1�0�0�0�0�0�1�0�1�����A�����B�����C�����D�����������������������中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2)输入/输出模块(IOB)IOB提供了器件引脚和内部逻辑阵列之间的连接。它主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成,其结构如图c所示。每个IOB控制一个引脚,它们可被配置为输入、输出或双向I/O功能。2.4FPGA的结构与工作原理2.FPGA的基本结构中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术图cXC4000系列的IOB结构中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术3)可编程互连资源(IR)2.4FPGA的结构与工作原理2.FPGA的基本结构可编程互连资源(IR)可以将FPGA内部的CLB和CLB之间、CLB和IOB之间连接起来,构成各种具有复杂功能的系统。IR主要由许多金属线段构成,这些金属线段带有可编程开关,通过自动布线实现各种电路的连接。XC4000系列采用分段互连资源结构,片内连线按相对长度分为单长度线、双长度线和长线三种。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.5硬件测试技术2.5.1内部逻辑测试在ASIC设计中的扫描寄存器,是可测性设计的一种,原理是把ASIC中关键逻辑部分的普通寄存器用测试扫描寄存器来代替,在测试中可以动态地测试、分析设计其中寄存器所处的状态,甚至对某个寄存器加以激励信号,改变该寄存器的状态。中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.5.2JTAG边界扫描测试表2-1边界扫描IO引脚功能2.5硬件测试技术中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.6FPGA/CPLD产品概述2.6.1Lattice公司CPLD器件系列最早推出PLD,ISP(In-systemProgrammability)ispLSIispMACHispMACH4000VispMACH4000BispMACH4000C中国矿业大学计算机学院数字系统设计基础第2章PLD硬件特性与编程技术2.6.2Xilinx公司的FPGA和CPLD器件系列1.Virtex-4系列FPGA2.SpartanⅡ&Sparta
本文档为【第2章PLD硬件特性与编程技术(2015)】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
is_769254
暂无简介~
格式:ppt
大小:6MB
软件:PowerPoint
页数:0
分类:建筑/施工
上传时间:2018-07-18
浏览量:12