PCB 设计经验PCB设计精品文章汇编

技术资料 PCB设计精品文章汇编（v1.00） PCB设计精品文章汇编 （v1.00） 版本修订 版本 修订 版本描述 日期 v1.00 Ancoo Han 1，原始收集 2004/12/07 目录 4第一部分 基础概念汇编 41.1 PCB各层含义 52.2 解析特征阻抗 82.3 再析特征阻抗的物理意义 15第二部分 设计规范汇编 152.1 PowerPCB电路板设计规范 172.2 Rockwell PCB Layout Guildlines 23第三部分 工程设计 经验 班主任工作经验交流宣传工作经验交流材料优秀班主任经验交流小学课改经验典型材料房地产总经理管理经验 汇编 233.1 Protel软件在高频电路布线中的技巧 253.2 《电子工程专辑》专家问答 463.3 地线设计 47第四部分 自我实践经验汇编 474.1 PCB设计注意点 474.2 PCB板材 48第五部分 数据汇编 第一部分 基础理念精品 1.1 SMT基础知识介绍 SMT(Surface Mount Technology)是电子业界一门新兴的工业技术，它的兴起及迅猛发展是电子组装业的一次革命，被誉为电子业的”明日之星”，它使电子组装变得越来越快速和简单，随之而来的是各种电子产品更新换代越来越快，集成度越来越高，价格越来越便宜。为IT（Information Technology）产业的飞速发展作出了巨大贡献。 SMT零件 SMT所涉及的零件种类繁多，样式各异，有许多已经形成了业界通用的 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 ，这主要是一些芯片电容电阻等等；有许多仍在经历着不断的变化，尤其是IC类零件，其封装形式的变化层出不穷，令人目不暇接，传统的引脚封装正在经受着新一代封装形式（BGA、FLIP CHIP等等）的冲击，在本章里将分标准零件与IC类零件详细阐述。 1、 标准零件 标准零件是在SMT发展过程中逐步形成的，主要是针对用量比较大的零件，本节只讲述常见的标准零件。目前主要有以下几种：电阻(R)、排阻(RA或RN)、电感(L)、陶瓷电容(C)、排容(CP)、钽质电容(C)、二极管(D)、晶体管(Q)【括号内为PCB（印刷电路板）上之零件代码】，在PCB上可根据代码来判定其零件类型，一般说来，零件代码与实际安装的零件是相对应的。 1、 零件规格: (1)、零件规格即零件的外形尺寸，SMT发展至今，业界为方便作业，已经形成了一个标准零件系列，各家零件供货商皆是按这一标准制造。 标准零件之尺寸规格有英制与公制两种表示方法，如下表。 公制表示法 英制表示法 长度（L） 宽度（W） 1206 3216 1.2inch/3.2mm 0.6inch/1.6mm 0805 2125 0.8inch/2.0mm 0.5inch/1.25mm 0603 1608 :0.6inch/1.6mm 0.3inch/0.8mm 0402 1005 0.4inch/1.0mm 0.2inch/0.5mm 注： a、 L（Length）：长度； W（Width）：宽度； inch：英寸 b、 1 inch = 25.4 mm （2）、在(1)中未提及零件的厚度，在这一点上因零件不同而有所差异，在生产时应以实际量测为准。 （3）、以上所讲的主要是针对电子产品中用量最大的电阻（排阻）和电容（排容），其它如电感、二极管、晶体管等等因用量较小，且形状也多种多样，在此不作讨论。 （4）、SMT发展至今，随着电子产品集成度的不断提高，标准零件逐步向微型化发展，如今最小的标准零件已经到了0201。 2、钽质电容(Tantalum) 钽质电容已经越来越多应用于各种电子产品上，属于比较贵重的零件，发展至今，也有了一个标准尺寸系列，用英文字母Y、A、X、B、C、D来代表。 其对应关系如下表。 型号 Y A X B C D L（mm） 3.2 3.8 3.5 4.7 6.0 7.3 W (mm) 1.6 1.9 2.8 2.6 3.2 4.3 T （mm） 1.6 1.6 1.9 2.1 2.5 2.8 注意： 电容值相同但规格型号不同的钽质电容不可代用。如：10UF/16V”B”型与10UF/16V”C”型不可相互代用。 2、 IC类零件 IC为Integrated Circuit(集成电路块)之英文缩写，业界一般以IC的封装形式来划分其类型，传统IC有SOP、SOJ、QFP、PLCC等等，现在比较新型的IC有BGA、CSP、FLIP CHIP等等，这些零件类型因其PIN (零件脚)的多寡大小以及PIN与PIN之间的间距不一样，而呈现出各种各样的形状，在本节我们将讲述每种IC的外形及常用称谓等。 1、基本IC类型 (1)、SOP(Small outline Package):零件两面有脚，脚向外张开（一般称为鸥翼型引脚）. (2)、SOJ(Small outline J-lead Package):零件两面有脚，脚向零件底部弯曲（J型引脚）。 (3)、QFP(Quad Flat Package):零件四边有脚，零件脚向外张开。 (4)、PLCC(Plastic Leadless Chip Carrier):零件四边有脚，零件脚向零件底部弯曲。 (5)、BGA(Ball Grid Array):零件表面无脚，其脚成球状矩阵排列于零件底部。 (6)、CSP（CHIP SCAL PACKAGE）：零件尺寸包装。 2、IC称谓 在业界对IC的称呼一般采用“类型+PIN脚数”的格式，如：SOP14PIN、SOP16PIN、SOJ20PIN、QFP100PIN、PLCC44PIN等等。 三、零件极性识别 在SMT零件中，可分为有极性零件与无极性零件两大类。 无极性零件：电阻、电容、排阻、排容、电感 有极性零件：二极管、钽质电容、IC 其中无极性零件在生产中不需进行极性的识别，在此不赘述；但有极性零件之极性对产品有致命的影响，故下面将对有极性零件进行详尽的描述。 1、二极管(D)： 在实际生产中二极管又有很多种类别和形态，常见的有Glass tube diode 、Green LED、Cylinder Diode等几种。 (1)、Glass tube diode：红色玻璃管一端为正极(黑色一端为负极) (2)、Green LED：一般在零件表面用一黑点或在零件背面用一正三角形作记号，零件表面黑点一端为正极(有黑色一端为负极)；若在背面作标示，则正三角形所指方向为负极。 (3)、Cylinder Diode： 有白色横线一端为负极. 2、钽质电容: 零件表面标有白色横线一端为正极。 3、IC： IC类零件一般是在零件面的一个角标注一个向下凹的小圆点，或在一端标示一小缺口来表示其极性。 4、上面说明了常见零件之极性标示: 但在生产过程中，正确的极性指的是零件之极性与PCB上 标识 采样口标识规范化 下载危险废物标识 下载医疗器械外包装标识图下载科目一标识图大全免费下载产品包装标识下载 之极性一致，一般在PCB上装着IC的位置都有很明确的极性标示，IC零件之极性标示与PCB上相应标示吻合即可。 四、零件值换算 这里主要指电阻值与电容值换算，因为在SMT上所用的电阻电容都是尺寸非常小的零件，表示其电阻值或电容值的时候不可能用常用的描述办法表述。如今在业界的标准是电容不标示电容值，而以颜色来区分不同容值的电容，电阻则是把代码标示在零件本体上，即用少量的数字元或英文字母来表示电阻值，于是在代码与实际电阻值之间，人们制定了一定的换算规则，下面便详细讲述有关细则。 1、电阻 (1)、电阻单位为欧姆,符号为”Ω”. (2)、单位换算:1MΩ= KΩ= Ω (3)、电阻又分为一般电阻与精密电阻两类，其主要区别为零件误差值及零件表面之表示码位元数不同。 一般电阻:误差值为±5%；其表示码为三码 例:103 精密电阻: 误差值为±1%；其表示码为四码 例:1002 (4)、换算规则如下: 一般电阻 精密电阻 数值(AB)×10n= 电阻值±误差值(5%) 数值(ABC)×10n=电阻值±误差值(1%); 例:103=10× =10kΩ±5%； 1003=100× =100kΩ±1% (5)、阻值换算的特殊状况： a、当n=8或9时,10的次方数分别为-2或-1，即 或 。 c、 当代码中含字母“R”时，此“R”相当于小数点“•”。例:4R3=4.3Ω±5%； 69R9=69.9Ω±1% (6)、精密电阻除符合以上之换算规则外，另有其它代码表示方法，而又因制造厂商的不同，其代码也不一样，对于这种电阻的换算，应根据厂商提供之代码对照表进行核对换算。 2、电容换算 在这里主要讲解电容常用单位之间的换算，因为电子行业中电容的单位一般都比较小，同一种电容有时因供货商不一样而表示的方法也不一样，生产时要能够快速在各种单位之间转换。 (1)、电容基本单位 1F= MF= μF= NF= PF (2)、常用单位 常用的单位有μF、NF、PF，在实际生产中要对这三个单位相互间的转换非常熟练. 1.2 基于信号完整性分析的高速数字PCB的设计方法 来源：电子工程师专辑网站 本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这种设计方法中，首先将对所有的高速数字信号建立起PCB板级的信号传输模型，然后通过对信号完整性的计算分析来寻找设计的解空间，最后在解空间的基础上来完成PCB板的设计和校验。 随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。 如何在PCB板的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。基于信号完整性计算机分析的高速数字PCB板设计方法能有效地实现PCB设计的信号完整性。 1. 信号完整性问题概述 信号完整性(SI)是指信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声(SSN)和电磁兼容性(EMI)。 延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，在高速数字系统中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。 另外，当PCB板上导线(高速数字系统中称为传输线)的特征阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，甚至出现信号的过冲和下冲。信号如果在传输线上来回反射，就会产生振铃和环绕振荡。 由于PCB板上的任何两个器件或导线之间都存在互容(mutual capacitance)和互感，当一个器件或一根导线上的信号发生变化时，其变化会通过互容和互感影响其它器件或导线，即串扰。串扰的强度取决于器件及导线的几何尺寸和相互距离。 当PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等)，由于电源线和地线上存在阻抗，会产生同步切换噪声，在地线上还会出现地平面反弹噪声(简称地弹)。SSN和地弹的强度也取决于集成电路的IO特性、PCB板电源层和地平面层的阻抗以及高速器件在PCB板上的布局和布线方式。 另外，同其它的电子设备一样，PCB也有电磁兼容性问题，其产生也主要与PCB板的布局和布线方式有关。 2. 传统的PCB板设计方法 在传统的设计流程中，PCB的设计依次由电路设计、版图设计、PCB制作、测量调试等步骤组成。在电路设计阶段，由于缺乏有效的对信号在实际PCB板上的传输特性的分析方法和手段，电路的设计一般只能根据元器件厂家和专家建议及过去的设计经验来进行。所以对于一个新的设计项目而言，通常都很难根据具体情形作出信号拓扑结构和元器件的参数等因素的正确选择。 在PCB版图设计阶段，同样因为很难对PCB板的元器件布局和信号布线所产生的信号性能变化作出实时分析和评估，所以版图设计的好坏更加依赖于设计人员的经验。在PCB板制作阶段，由于各PCB板及元器件生产厂家的工艺不完全相同，所以PCB板和元器件的参数一般都有较大的公差范围，使得PCB板的性能更加难以控制。 在传统的PCB设计流程中，PCB板的性能只有在制作完成后才能够通过仪器测量来评判。在PCB板调试阶段中发现的问题，必须等到下一次PCB板设计中加以修改。但更为困难的是，有些问题往往很难将其量化成前面电路设计和版图设计中的参数，所以对于较为复杂的PCB板，一般都需要通过反复多次上述的过程才能最终满足设计要求。 可以看出，采用传统的PCB设计方法，产品开发周期较长，研制开发的成本也相应较高。 3. 基于信号完整性分析的PCB设计方法 基于信号完整性计算机分析的PCB设计流程如图2所示。与传统的PCB设计方法相比，基于信号完整性分析的设计方法具有以下特点： a. 在PCB板设计之前，首先建立高速数字信号传输的信号完整性模型。 b. 根据SI模型对信号完整性问题进行一系列的预分析，根据仿真计算的结果选择合适的元器件类型、参数和电路拓扑结构，作为电路设计的依据。 c. 在电路的设计过程中，将 设计方案 关于薪酬设计方案通用技术作品设计方案停车场设计方案多媒体教室设计方案农贸市场设计方案 送交SI模型进行信号完整性分析，并综合元器件和PCB板参数的公差范围、PCB版图设计中可能的拓扑结构和参数变化等因素，计算分析设计方案的解空间。 d. 在电路设计完成后，各高速数字信号应该都具有一个连续的、可实现的解空间。即当PCB及元器件参数在一定的范围内变化、元器件在PCB板上的布局以及信号线在PCB板上的布线方式具有一定的灵活性的情况下，仍然能够保证对信号完整性的要求。 e. PCB版图设计开始之前，将获得的各信号解空间的边界值作为版图设计的约束条件，以此作为PCB版图布局、布线的设计依据。 f. 在PCB版图设计过程中，将部分完成或全部完成的设计送回SI模型进行设计后的信号完整性分析，以确认实际的版图设计是否符合预计的信号完整性要求。若仿真结果不能满足要求，则需修改版图设计甚至电路设计，这样可以降低因设计不当而导致产品失败的风险。 g. 在PCB设计完成后，就可以进行PCB板制作。PCB板制造参数的公差范围应在信号完整性分析的解空间的范围之内。 h. 当PCB板制造好后，再用仪器进行测量调试，以验证SI模型及SI分析的正确性，并以此作为修正模型的依据。 i. 在SI模型以及分析方法正确的基础上，通常PCB板不需要或只需要很少的重复修改设计及制作就能够最终定稿，从而可以缩短产品开发周期，降低开发成本。 4. 信号完整性分析模型 在基于信号完整性计算机分析的PCB设计方法中，最为核心的部分就是PCB板级信号完整性模型的建立，这是与传统的设计方法的区别之处。 SI模型的正确性将决定设计的正确性，而SI模型的可建立性则决定了这种设计方法的可行性。 4.1. PCB设计的SI模型 在电子设计中已经有多种可以用于PCB板级信号完整性分析的模型。其中最为常用的有三种,分别是SPICE、IBIS和Verilog-A。 a. SPICE模型 SPICE是一种功能强大的通用模拟电路仿真器。现在SPICE模型已经广泛应用于电子设计中，并且衍生出两个主要的版本：HSPICE和PSPICE，HSPICE主要应用于集成电路设计，而PSPICE主要应用于PCB板和系统级的设计。 SPICE模型由两部分组成：模型方程式(Model Equations)和模型参数(Model Parameters)。由于提供了模型方程式，因而可以把SPICE模型与仿真器的算法非常紧密地联接起来，可以获得更好的分析效率和分析结果。 采用SPICE模型在PCB板级进行SI分析时，需要集成电路设计者和制造商提供详细准确描述集成电路I/O 单元子电路的SPICE模型和半导体特性的制造参数。由于这些资料通常都属于设计者和制造商的知识产权和机密，所以只有较少的半导体制造商会在提供芯片产品的同时提供相应的SPICE模型。 SPICE模型的分析精度主要取决于模型参数的来源(即数据的精确性)，以及模型方程式的适用范围。而模型方程式与各种不同的数字仿真器相结合时也可能会影响分析的精度。除此之外，PCB板级的SPICE模型仿真计算量较大，分析比较费时。 b. IBIS模型 IBIS模型最初是由Intel公司开发专门为用于PCB板级和系统级的数字信号完整性分析的模型。现在由IBIS开放论坛管理，并且成为了正式的工业标准(EIA/ANSI 656-A)。 IBIS模型采用I/V和V/T表的形式来描述数字集成电路I/O单元和引脚的特性。由于IBIS模型无需描述I/O 单元的内部设计和晶体管制造参数，因而得到了半导体厂商的欢迎和支持。现在各主要的数字集成电路制造商都能够在提供芯片的同时提供相应的IBIS模型。 IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。由于基于IBIS模型的PCB板级仿真采用查表计算，因而计算量较小，通常只有相应的SPICE模型的1/10到1/100。 c. Verilog-AMS模型和VHDL-AMS模型 Verilog-AMS和VHDL-AMS出现还不到4年，是一种新的标准。作为硬件行为级的建模语言，Verilog-AMS和VHDL-AMS分别是Verilog和VHDL的超集，而Verilog-A则是Verilog-AMS的一个子集。 与SPICE和IBIS模型不同的是，在AMS语言中是由用户来编写描述元器件行为的方程式。与IBIS模型相类似，AMS建模语言是独立的模型格式，可以应用在多种不同类型的仿真工具中。AMS方程式还能够在多种不同的层次上来编写：晶体管级、I/O 单元级、I/O 单元组等。 由于Verilog-AMS和VHDL-AMS是一种新的标准，迄今为止只有少数的半导体厂商能够提供AMS模型，目前能够支持AMS的仿真器也比SPICE和IBIS的要少。但AMS模型在PCB板级信号完整性分析中的可行性和计算精度毫不逊色于SPICE和IBIS模型。 上述几种模型的性能对比如表中所示： 4.2 模型的选用 由于目前还没有一种统一的模型来完成所有的PCB板级信号完整性分析，因此在高速数字PCB板设计中，需要混合上述几种模型来最大程度地建立关键信号和敏感信号的传输模型。 a. 对于分立的无源器件，可以寻求厂家提供的SPICE模型，或者通过实验测量直接建立并使用简化的SPICE模型。 b. 对于关键的数字集成电路，则必须寻求厂家提供的IBIS模型。目前大多数集成电路设计和制造商都能够通过Web网站或其它方式在提供芯片的同时提供所需的IBIS模型。 c. 对于非关键的集成电路，若无法得到厂家的IBIS模型，还可以依据芯片引脚的功能选用相似的或缺省的IBIS模型。当然，也可以通过实验测量来建立简化的IBIS模型。 d. 对于PCB板上的传输线，在进行信号完整性预分析及解空间分析时可采用简化的传输线SPICE模型，而在布线后的分析中则需要依据实际的版图设计使用完整的传输线SPICE模型。 5. 设计方法与现有EDA软件的结合 目前在PCB设计业还没有一个集成的EDA软件来完成上述的设计方法，因此必须通过一些通用的软件工具的结合来实现。 a. 运用通用的SPICE软件(如PSPICE，HSPICE等)，对分立、无源器件和PCB上的传输线建立SPICE模型，并调试验证。 b. 将已经获得的各元器件及传输线的SPICE/IBIS模型加入到通用的信号完整性分析软件中，如SPECCTRAQuest、HyperLynx、Tau、IS_Analyzer等，建立信号在PCB板上的SI分析模型，并进行信号完整性的分析计算。 c. 运用SI分析软件自带的数据库功能，或使用其它通用的数据库软件，对仿真运算的结果进行进一步整理和分析，搜寻理想的解空间。 d. 将解空间的边界值作为PCB电路设计的依据和版图设计的约束条件，采用通用PCB设计的EDA软件，如OrCAD、Protel、PADS、PowerPCB、Allegro和Mentor等来完成PCB电路设计和版图设计。 e. 当PCB版图设计完成后，可以通过上述版图设计软件将实际设计线路的参数(如拓扑结构、长度、间距等)自动或手动地提取出来，送回到前面的信号完整性分析软件进行布线后的SI分析，以验证实际设计是否符合解空间的要求。 f. 当PCB板制造出来后，还可通过实验仪器的测量来验证各模型及仿真计算的正确性。 本文小结： 该设计方法对于高速数字PCB板的设计开发具有很强的实用意义，不仅能够有效地提高产品设计的性能，而且可以大幅缩短产品开发周期，降低开发成本。可以预见，随着信号完整性分析的模型以及计算分析算法的不断完善和提高，基于信号完整性计算机分析的PCB设计方法将会越来越多地应用于电子产品设计之中。 参考文献： 1. 《High-Speed Digital System Design》 Stephen H. Hall, Garrett W. Hall, James A. McCall; Wiley-Interscience Publication; 2000. 2. 《High-Speed Digital Design，A Handbook of Black Magic》 Howard Johnson, Martin Graham; Prentice Hall PTR; 1993. 3. 《Modeling and Simulation for Signal Integrity》 Dr. Lynne Green；Cadence Design Systems Inc. 2000. 作者：龚海峰 工程硕士研究生 陈进 教授，博士 上海交通大学计算机科学与工程系 1.3 IBIS基础知识 电路设计  www.PCBTech.net   2003-6-6  中国PCB技术网 --------------------------By Yinko---------------------- IBIS模型的由来 随着数字系统性能的不断提升，信号输出的转换速度也越来越快，在信号完整性分析中，不能简单的认为这些高速转换的信号是纯粹的数字信号，还必须考虑到它们的模拟行为。为了在PCB进行生产前进行精确的信号完整性仿真并解决设计中存在的问题，要求建立能描述器件I/O特性的模型。这样，Intel最初提出了IBIS的概念，IBIS就是I/O Buffer Information Specification的缩写。 为了制定统一的IBIS格式，EDA公司、IC供应商和最终用户成立了一个IBIS格式制定委员会，IBIS公开论坛也随之诞生。在1993年，格式制定委员会推出了IBIS的第一个标准Version 1.0，以后不断对其进行修订，现在的版本是1999年公布的Version 3.2， 这一标准已经得到了EIA的认可，被定义为ANSI/EIA-656-A标准。每一个新的版本都会加入一些新的内容，但这些新内容都只是一个IBIS模型文件中的可选项目而不是必须项目，这就保证了IBIS模型的向后兼容性能。 现在，已经有几十个EDA公司成为IBIS公开论坛的成员，支持IBIS的EDA公司提供不同器件的IBIS模型以及软件仿真工具。有越来越多的半导体厂商开始提供自己产品的IBIS模型。 IBIS与SPICE的比较 SPICE作为一种通用的电路模拟语言，最早由加州大学伯克利分校发明。SPICE模型是对电路中实际的物理结构进行描述。由于其精确性和多功能性，已经成为电子电路模拟的标准语言。SPICE模型目前有两个主要的版本：HSPICE和PSPICE，HSPICE主要应用于集成电路设计，而PSPICE主要应用于PCB板和系统级的设计。 采用SPICE模型在PCB板级进行SI分析时，需要集成电路设计者和制造商提供能详细准确的描述集成电路I/O 单元子电路的SPICE模型和半导体特性的制造参数。由于这些资料通常都属于设计者和制造商的知识产权和机密，所以只有较少的半导体制造商会在提供芯片产品的同时提供相应的SPICE模型。 SPICE模型的分析精度主要取决于模型参数的来源(即数据的精确性)，以及模型方程式的适用范围。而模型方程式与各种不同的数字仿真器相结合时也可能会影响分析的精度。有的半导体生产者在向外界提供SPICE模型时，常常会对一些涉及到知识产权的部分进行‘清理’ ，这样也会导致仿真结果的不准确。 IBIS模型不对电路的具体结构进行描述，而只是采用I/V和V/t表的形式来描述数字集成电路I/O单元和引脚的特性。半导体厂商很容易在不透露自己的知识产权的同时为客户提供这种模型。 IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。由于基于IBIS模型的PCB板级仿真采用查表计算，因而计算量较小，通常只有相应的SPICE模型的1/10到1/100。 用它进行仿真的速度要比用SPICE模型快很多。随着电路板的设计越来越复杂，使用SPICE模型仿真会花去很长的时间，而使用IBIS模型使得对整个电路板上的系统进行仿真成为可能。虽然IBIS模型没有SPECE模型那么精确，但对于系统级分析而言已经是完全足够了。 使用IBIS模型的另外一个优点就是，很多的IBIS模型都是由实际的器件得到，这样，一旦有了完全的IBIS数据，那么仿真得到的数据就与实际的器件有了直接的关系。 总之，由于IBIS模型的方便，快捷，以及具有必要的精确度， 越来越多的半导体厂商都愿意向客户免费提供自己产品的IBIS模型。 由于目前还没有一种统一的模型来完成所有的PCB板级信号完整性分析，因此在高速数字PCB板设计中，需要混合各种模型来最大程度地建立关键信号和敏感信号的传输模型。 对于分立的无源器件，可以寻求厂家提供的SPICE模型，或者通过实验测量直接建立并使用简化的SPICE模型。对于关键的数字集成电路，则必须寻求厂家提供的IBIS模型。目前大多数集成电路设计和制造商都能够通过Web网站或其它方式在提供芯片的同时提供所需的IBIS模型。对于非关键的集成电路，若无法得到厂家的IBIS模型，还可以依据芯片引脚的功能选用相似的或缺省的IBIS模型。当然，也可以通过实验测量来建立简化的IBIS模型。对于PCB板上的传输线，在进行信号完整性预分析及解空间分析时可采用简化的传输线SPICE模型，而在布线后的分析中则需要依据实际的版图设计使用完整的传输线SPICE模型。 IBIS模型的构成 一个IBIS文件包括了从行为上模拟一个器件的输入、输出和I/O缓冲器所需要的数据，它以ASCII的格式保存。IBIS文件中的数据被用来构成一个模型，这个模型可以用来对印刷电路板进行信号完整性仿真和时序分析。进行这些仿真所需的最基本的信息是一个缓冲器的I/V参数和开关参数(输出电压与时间的关系)。要注意的是，IBIS本身只是一种文件格式，它说明在一个标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的数据如何使用，这些参数要由使用IBIS模型的工具来读取。 IBIS模型是以元件为中心的，也就是说，一个IBIS文件允许你模拟整个的一个元件，而不仅仅是一个特定的输入、输出或I/O缓冲器。因而，除了器件缓冲器的电学特性参数以外，IBIS文件还包括了器件的管脚信息以及器件封装的电学参数。从Version 1.1开始，就定义了一个IBIS模型文件的最基本的组成元素为I/V数据表、开关信息和封装信息(图1-7-1)。 图1-7-1 IBIS模型的基本组成元素 图中，模块1 PullDown和模块2 PullUp表现了标准输出缓冲器的上拉和下拉晶体管，用直流I/V数据表来描述它们的行为。模块3中的Power_Clamp和Gnd_Clamp是静电放电或钳位二极管，也是用直流I/V数据表来描述的。模块4在IBIS文件中是Ramp参数，表示输出从一个逻辑状态转换到另一个逻辑状态，用dV/dt来描述某一特定阻性负载下输出波形的上升沿和下降沿。模块5描述的是体电容和封装寄生参数，其中C_comp是硅晶元电容，它是不包括封装参数的总的输出电容;L_pkg、R_pkg和C_pkg分别是由封装带来的寄生电感、寄生电阻和寄生电容。如果描述的仅仅是输入管脚的IBIS模型，则只由模块3和模块5两部分组成即可。 IBIS规范要求的I/V曲线的范围是-Vcc到(2*Vcc)，制定这一电压范围的原因是，由全反射所引起的过冲理论上的最大值是两倍的信号摆幅。Gnd_Clamp的I/V曲线范围定义为-Vcc到Vcc，而Power_Clamp的I/V曲线范围是0到(2*Vcc)。要注意的是，Pullup和Power_Clamp在IBIS文件中的电压Vtable为Vcc-Voutput。 [Pulldown] | | Voltage I(typ) I(min) I(max) | -5.0V -40.0m -34.0m -45.0m -4.0V -39.0m -33.0m -43.0m | …… 0.0V 0.0m 0.0m 0.0m | …… 5.0V 40.0m 34.0m 45.0m 10.0V 45.0m 40.0m 49.0m | [Pullup] | Note: Vtable = Vcc - Voutput | | Voltage I(typ) I(min) I(max) | -5.0V 32.0m 30.0m 35.0m -4.0V 31.0m 29.0m 33.0m | …… 0.0V 0.0m 0.0m 0.0m | …… 5.0V -32.0m -30.0m -35.0m 10.0V -38.0m -35.0m -40.0m | [GND Clamp] | | Voltage I(typ) I(min) I(max) | -5.0V -3900.0m -3800.0m -4000.0m -0.7V -80.0m -75.0m -85.0m -0.6V -22.0m -20.0m -25.0m -0.5V -2.4m -2.0m -2.9m -0.4V 0.0m 0.0m 0.0m 5.0V 0.0m 0.0m 0.0m | [POWER Clamp] | Note: Vtable = Vcc - Voutput | | Voltage I(typ) I(min) I(max) | -5.0V 4450.0m NA NA -0.7V 95.0m NA NA -0.6V 23.0m NA NA -0.5V 2.4m NA NA -0.4V 0.0m NA NA 0.0V 0.0m NA NA Ramp参数表示了缓冲器的上升和下降时间， Ramp中的dV是缓冲器输出电压由20%变化到80%间的差值。这一参数只计入了晶元电容C_comp的影响，而不考虑封装寄生参数的影响。有时也用dV/dt曲线来描述同样的开关特性，相比之下dV/dt曲线要更加精确一些。R_load表示这些数据是在什么样的负载状况下得到的，如果使用的是标准的50 ohm负载，那么这一项是可选择的。 [Ramp] | variable typ min max dV/dt_r 2.20/1.06n 1.92/1.28n 2.49/650p dV/dt_f 2.46/1.21n 2.21/1.54n 2.70/770p R_load = 300ohms 上面所提到的这些数据都有三个值可供选择:典型值、最小值和最大值.这些是由工作环境的温度、电源电压以及工艺制程的变化来决定的。使用各种数据的最小值和最大值，就可以表现出模型的最差和最好情况。例如，要得到一个快速的模型，可以使用最高值的电流、最快的ramp数据以及最小的封装寄生参数;而要得到慢速的模型则正好相反。在有的模型中，并不提供最小值和最大值， 只是用N/A来表示，如上面举的Power Clamp的例子。而典型值在模型中是必须要提供的。 封装寄生参数在IBIS模型文件中用R_pkg、L_pkg和C_pkg来表示，如果在文件中对管脚的说明部分对每个管脚又赋予了具体的封装参数值，那么全局定义的封装参数就不起作用。 在前面给出的IBIS文件的例子中可以看到，每一部分的开头都由方括号开始，在方括号中的是定义语句的关键字，它对跟在后面的数据作出了说明，这样仿真器就可以使用这些数据。在一个IBIS文件中，有的关键字是必须的，而有的则是可选择的。一个有效的IBIS文件必须包括以下三部分的数据和关键字: 1. 被模拟的器件及IBIS文件本身的信息，包含这些信息的关键字为[IBIS Ver]、[File Name]、[File Rev]、[Component]、[Manufacturer]。 2. 与封装的电气特性相关的信息以及管脚分布情况，用关键字[Package]和[Pin]说明。 3. 模拟器件的输入、输出及I/O缓冲器所需的数据，用关键字[Model]、[Pullup]、[Pulldown]、[GND Camp]、[Power Clamp]和[Ramp]说明。 使用IBIS模型 IBIS模型可以通过仿真器件的SPICE模型来获得，也可以用直接测量的方法来获得。最为最终用户，最常见的方法是到半导体制造厂商的网站上去下载各种器件的IBIS模型，在使用前要对得到的IBIS模型进行语法检查。 IBIS模型主要用于板级系统或多板信号的信号完整性分析。可以用IBIS模型分析的信号完整性问题包括:串扰、反射、振铃、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析等等。IBIS模型尤其能够对高速信号的振铃和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为，以及一些用物理测试无法解决的问题。在使用时，用户用PCB的数据库来生成电路板上的连线的传输线模型，然后将IBIS模型赋给电路板上相应的驱动端或接收端，就可以进行仿真了。 图1-7-2和图1-7-3给出了一个用IBIS模型进行信号完整性分析的例子。可以看到，在使用IBIS模型进行仿真后，发现信号质量不佳，于是采取了添加终端匹配的方法，使信号质量有了较大的改善。 为了满足多板信号仿真的要求，IBIS最新的版本Version3.2中添加了EBD(Electrical Board Description)的新特点。EBD模型的基本语法与IBIS模型相同，它是将整块电路板做为一个器件来对待，这样，在多板仿真时就可以直接调用EBD模型，而不用关心EBD模型所描述的电路板内部的具体情况。使用一些电路板仿真软件可以自动生成EBD模型，例如HyperLynx6.1就有这一功能。 图1-7-2 未添加终端匹配的例子 图1-7-3 添加了串联匹配的例子 虽然IBIS模型有很多的优点，但是也存在一些不足。目前，仍有许多厂商缺乏对IBIS模型的支持。而缺乏IBIS模型，IBIS仿真工具就无法工作。虽然IBIS文件可以手动创建或通过Spice模型来转换，但是如果无法从厂家得到最小上升时间参数，任何转换工具都无能为力。另外，IBIS还缺乏对地弹噪声的建模能力。 IBIS相关工具及链接 IBIS问世以来，出现了很多相关的工具，下面介绍几种常用的免费工具: Ibischk: 能够对IBIS文件进行语法检查 S2ibis: NCSU发明的SPICE到IBIS的转换工具，支持HSPICE、PSPICE 和SPICE3 S2iplt: NCSU发明，能够将IBIS文件中的V/I数据以图的形式表现。 Visual IBIS editor: HyperLynx中提供的工具，能够对IBIS模型进行语法检查，编辑以及对V/I数据绘图。 IBIS Cookbook: 详细描述了产生一个IBIS模型所需的步骤。 如果需要到网上查找一些IBIS的相关内容，下面的几个链接可能会提供一些帮助: http://www.eigroup.org/ibis/ibis.htm http://www.innoveda.com/products/datasheets_HTML/ibis.asp http://www2.ncsu.edu/eos/project/erl_html http://www.icst.com/products/pcmotherboard.htm http://www.mentorg.com/icx/modeling/ibis_modeling.html 1.4 IBIS能满足EDA工业不断增长的需求吗？ 来源：电子工程师专辑网站 上网时间 : 2000年11月26日副总裁 Jon N. Powell 在进行数字系统的信号完整性分析时，到底应该使用IBIS还是SPICE作为输入建模语言，业界已有许多文章对此进行过讨论。本文简要回顾了这两种方法的发展史、介绍了近几年IBIS的一些新发展、并展望了IBIS和SPICE的发展前景。 IBIS的概念最初由一家主要IC公司的工程师在大约6年前提出，IBIS的设计指导思想是利用已被证明有效的简单行为数据在现有模拟器上进行信号完整性模拟。IBIS格式就是根据这些要使用的数据而设计的，但最初并没有把格式固定下来，为此，EDA公司、IC供应商和最终用户迅速成立了一个IBIS格式制订委员会，IBIS公开论坛也随之诞生。从那时起，已修订了两个EIA/ANSI标准修订版，IC供应商也已提供了数百个IBIS模型。事实上，所有的信号完整性模拟引擎都支持IBIS标准，包括大多数基于SPICE的模拟引擎在内。 SPICE作为一种通用的电路模拟语言，最早由加州大学伯克利分校发明。因其精确性和多功能性，SPICE已经成为电子电路模拟的事实标准。众多的EDA公司对其进行了商业化开发，并在伯克利标准版本的基础上进行了扩展和改进。由于SPICE电路可以模拟电路中实际结构的物理行为，它给电路设计者带来了极大的方便。 两者的优点和缺点在后面的副栏中会作出详细说明，但两者的主要特点可概括如下：SPICE通用性强，而IBIS易用、标准化而且具有结构隐含特性。 近期发展 去年在信号完整性模拟领域取得了不少突出的技术进步和发明，下面我们将就其中一些对设计工程师影响较大的新技术进行介绍。 IBIS 3.2标准已经公布并得到EIA的认可，现在已是官方正式标准。它在很多方面进行了改进，包括多驱动器语法和对总线保持及动态箝位电路新结构的定义。这些内容增加后，IBIS已能够模拟大多数高速数字驱动器和接收器。注意3.2版本是唯一获官方正式认可的标准，如果你手头有3.0或3.1版本模型，它们可能与最终的3.2版本不兼容，从而也可能不被EDA工具所支持。 IBIS的弱点是难于描述大型电路组合或连接器，IBIS委员目前正在积极寻求这一问题的解决方案，但至今仍未能够在一个通用解决方案上达成一致意见，连接器问题尤为复杂，因为引脚之间互感的定义随着信号和接地模式的变化而变化。大多数EDA供应商都有解决这些问题的独创性解决方案，换句话说，这一问题已经解决，只是IBIS标准本身还没有这些内容而已。 新的驱动器技术 一系列不同的IC I/O驱动器技术正逐步获得业界的高度重视，下面介绍一些大家可能感兴趣的或业界有争议的模拟问题。 这种“一次只能一个引脚”的技术并不适合当前主流的LVDS技术，为了使LVDS的输出正常地工作(至少是那些我们能看到的输出)，你必须通过恰当的差分终端匹配电阻(大约100欧姆)把它们连接起来，这使得IBIS模型的实际生成变得非常困难，因为你无法生成IBIS语言所需的电压-时间（VT）曲线。值得庆幸的是，LVDS是一种高性能和高线性增强型技术，因此你可以利用简单的线性结构和符合QA规范的VT曲线来建立一个很好的LVDS模型。（注意：我们的确利用VT曲线来建立LVDS模型并得到了他们之间良好的相关性，但是我们还不能提出一种适合所有正在测试的LVDS技术的简单测量概念。） 另一个引人注目的信号完整性技术是输出阻抗控制，事实上，这项技术可使板级设计者能够根据传输线和电路负载的需要选择输出驱动器的驱动能力。曾有一段时间通过软件控制在PLD中实现了这一性能，现在有的标准元器件也已具备这一性能。一种尤为精彩的实现输出阻抗控制的简单方法是在某一特别输出引脚上附加一个到地的可编程电阻，这一可编程引脚可调节该输出引脚与这一组中其他输出引脚的输出驱动能力（如图1所示）。这种方法允许元件半动态地进行自身调节以补偿加工偏差和温度变化。在IBIS或SPICE模型所能处理范围内，这项技术允许更精密地控制某一规范的最小最大值，并可提供更好的模拟精度。 发展前景 包括IBIS公开论坛在内的许多人都非常关心IBIS的前景，他们担心IBIS难以适应不断进步的技术。 IBIS的行为格式依赖于能够给出确定条件下器件行为的简要描述，并利用这些信息推断出器件过去在各种条件下的行为。总的来说，只有模拟引擎的编写者才有可能知道他们正在模拟的器件实际上是如何工作的。例如，当IBIS最初公布时，当时主要的高速技术是简单的CMOS或TTL。工程师们了解这些CMOS和TTL驱动器是如何工作的，晶体管的模拟可以用模拟代码写出来，只要知道一些简单的参数描述(如电流-电压曲线)，就足以对该器件进行模拟。 新的技术正以非常快的速度不断出现，这些技术常常与我们期望的已建到IBIS库中的行为描述相差甚远，以致于无法适当地描述他们。例如，如果某位设计师决定开始使用一种三态逻辑器件（它具有三个不同的合法逻辑电平0，1和2），IBIS技术就无法适当地对它进行描述。这就是为什么许多EDA公司在支持IBIS之外还使用一种不同的专用格式的原因之一，他们在改进和增强其独创的专用格式方面是完全自由的。事实上，如果没有这些专用格式的进步，要改进IBIS非常困难，因为许多新的IBIS格式就来自于这些已被EDA成员公司验证过的改进。 但是问题依然存在，而且要保持IBIS继续合乎时代发展潮流也正变得越来越困难。 那么下一步应该做什么？遏制IC设计人员的创新思维？还是回到SPICE？这一问题的答案肯定不会只有一个那么简单，因为一个成功的答案需要满足三个不同群体的需求：IC供应商、PCB设计者和EDA工具供应商。 没有一个简单的答案 至今，业界已经提出了好几种建议，包括加密技术，但倾向于公开加密过的SPICE模型。有一些SPICE开发商已经将该技术试着应用于商业实践，并已获得有限的成就。但它还存在以下三个方面的问题： 1． 加密过的模型必须绝对可靠。如果发生了任何错误(如SPICE不收敛)，那么用户或EDA公司都无法进行任何调试。这也极大地限制EDA公司的技术支持。 2． 正确的加密是一种保护自己的最好方法。一些IC公司常常把它们的电路设计的知识产权标价数百万美元，他们必须对它们进行加密，因为不愿冒自己的产品被竞争对手解读的风险。另一方面，也有一些IC设计公司则常常千方百计破解其竞争对手的加密产品，但不管这么做正确与否，解密被认为是一种最省时省钱的方法。 3．此外，由于模型是供模拟引擎使用的，因此所有的EDA公司都必须接收解密密匙。这使得加密仅在心理上或“合法专利保护”意义上才是安全的，它根本不是用来抵御蓄意攻击。 SPICE不是一种标准 为什么不只写一个仿真驱动器的程序并将它公开呢？你可用C语言和其他任何一种语言编写该程序，但需遵守一些针对I/O节点的工业标准API。这个想法听起来相当不错，但将对IC制造商产生巨大的压力，而且对EDA公司来说，维护和支持的开支也将十分庞大。 目前让EDA公司感到忧虑的一个很大问题是：这一程序代码必须能在各种计算机结构和操作系统版本上运行。从根本上说，问题是任何一个粗制滥造的模型都有可能导致整个模拟软件的崩溃，而且EDA公司根本没办法对其进行支持或维修。 因此一种公开的通用建模语言可能是一种较好的解决方案，它不仅需要能为加速模拟和IC知识产权保护提供可定义的行为元件，而且需要具备良好的可扩展性，以适用于未来即将定义的新技术。此外，它还必须要让主要的EDA供应商采纳它，这也意味着它将与SPICE类型引擎和传输线模拟引擎相兼容。 在某种意义上，IBIS是第一代模拟行为语言之一，它主要针对某一类I/O器件。近几年来，业界已开发出越来越多的通用行为语言，Verilog-AMS和VHDL-AMS就是其中的两种。这些新语言的优势是可在规范这一级描述输入和输出器件，这也意味着他们能够描述任何类型的I/O器件。Verilog-AMS还具备另外一个优势，那就是能够很容易地与SPICE或其他模拟引擎相连接。 Verilog-AMS源代码的市场前景可能很不错，事实上，它正在由我们上面提到的IBIS委员会进行开发。它可以被编译成目标代码，目标代码的好处是利于加密，不过，它也会带来一些上文列举的负面影响。 IBIS公开论坛在做什么？ IBIS公开论坛很清楚目前IBIS所存在的问题，并正在集中力量制订解决这些问题的短期和长期行动方案。IBIS常任主席Bob Ross提及了目前正在采取的一些措施。 对现行IBIS规范的修订工作正在进行，这次修订与以前不同，规模不会很大，而是主要解决一些在描述存储器芯片上的新型接收器时遇到的特殊问题。另外，修订后的IBIS还将支持JEDEC SSTL规范，这将提供对使用外部参考电压来计算输入逻辑电平阈值的接收器的支持。 另一个工作组正在寻求定义一种可用来描述复杂成对连接器的方法，这项工作正在顺利进行中，它 计划 项目进度计划表范例计划下载计划下载计划下载课程教学计划下载 采用细长列式描述来定义重复性很大的连接器引脚。该定义也同样适合于对多重级联成对元件组的描述。这一规范计划仅作为IBIS的一个外部补充，以避免影响IBIS 4.0版规范的推出。 还有一个工作组一直在研究对IBIS进行根本性改革或增强的思路，现正同时在多个方向上铺开，其中主要的有： 1． 类似于Verilog-AMS、VHDL-AMS、或XML的一些其他语言。 2． 具有精确可匹配性的基于代码或基于等式的模型。 宏语言扩展正成为当前较受欢迎的方法，它是一种基于等式的通用建模方法，不要求你精通所有的SPICE语法，并提供与当前IBIS格式的后向兼容性。事实上，目前正在操作的一种验证测试是将IBIS 3.2模型翻译成宏语言。宏语言扩展未来也将能够支持物理器件模型和IMIC模型，或采用行为和物理单元定义新的结构。 结论 无论你决定采用SPICE模拟工具还是基于IBIS的模拟工具，最终用户仍然是赢家，因为IBIS公开论坛和其他类似的组织所付出的努力已经极大地拓展了市场对信号完整性模拟模型的需求。随着该市场的继续拓展，信号完整性模拟模型的种类和精确性都将进一步稳定地增加。 Jon N. Powell担任Innoveda全球顾问服务机构的执行副主席，是IBIS公开论坛的创办人之一，并曾担任IBIS的图书管理员。他拥有麻省理工学院电子电气和计算机科学专业硕士学位。 1.5 电子元器件基础 电阻 用符号R表示。其最基本的作用就是阻碍电流的流动。 衡量电阻器的两个最基本的参数是阻值和功率。阻值用来表示电阻器对电流阻碍作用的大小，用欧姆表示。除基本单位外，还有千欧和兆欧。功率用来表示电阻器所能承受的最大电流，用瓦特表示，有1/16W，1/8W，1/4W，1/2W，1W，2W等多种，超过这一最大值，电阻器就会烧坏。 根据电阻器的制作材料不同，有水泥电阻（制作成本低，功率大，热噪声大，阻值不够精确，工作不稳定），碳膜电阻，金属膜电阻（体积小，工作稳定，噪声小，精度高）以及金属氧化膜电阻等等。根据其阻值是否可变可分为微调电阻，可调电阻，电位器等。可调电阻（电位器）电路符号如下：电阻在标记它的值的方法是用色环标记法。它的识别方法如下： 2、电阻的色标位置和倍率关系如下表所示：颜色 有效数字 倍率 允许偏差（%）银色 / x0.01 ＆#177;10 金色 / x0.1 ＆#177;5 黑色 0 +0 / 棕色 1 x10 ＆#177;1 红色 2 x100 ＆#177;2 橙色 3 x1000 / 黄色 4 x10000 / 绿色 5 x100000 ＆#177;0.5 蓝色 6 x1000000 ＆#177;0.2 紫色 7 x10000000 ＆#177;0.1 灰色 8 x100000000 / 白色 9 x1000000000 / 电容 用符号C表示。电容有存储电荷的作用，由于它的这个特性，决定了它有通交流阻直流，通高频阻低频的作用。因此常用作隔直，滤波，耦合。 电容器的两个最基本的指标是容量和击穿电压。容量显示电容器的储存能力，有法拉（F）和微法（十的负六次方法拉）、皮法（十的负十二次方法拉）等计量单位。由于电容简单来说就是两个相互绝缘的导体，所以当电压升高到一定程度时，会击穿这层绝缘。这个极限电压就是电容器的耐压值。 电容器按有无极性可分为有极性电容和无极性电容两种，在一般情况下，有极性电容的正负极不可接反。按制作材料分，电容器有铝电解电容（成本低，容量大，耐热性差，稳定性差）、钽电解电容（成本高，精度高，体积小，漏电小）、磁片电容、聚炳稀电容、纸质电容以及金属膜电容等多种。按容量是否可变分为固定电容和可调电容。 无极性电容和有极性电容以及可调电容电路符号分别如下： 电感器 通俗的说就是线圈L。 它的基本的性质是通直流，阻交流，与电容器的性质恰恰相反。衡量电感器的最基本指标是电感量。以亨利（H）为单位，还有毫亨，微亨等。电感器可分为磁芯电感（电感量大，常用在滤波电路）和空心电感（电感量小，常用于高频电路）两种。 晶体管 最常用的有三极管和二极管两种。三极管以符号BG（旧）或（T）表示，二极管以D表示。 按制作材料分，晶体管可分为锗管和硅管两种。按极性分，三极管有PNP和NPN两种，而二极管有P型和N型之分。多数国产管用xxx表示，其中每一位都有特定含义：如 3 A X 31，第一位3代表三极管，2代表二极管。第二位代表材料和极性。A代表PNP型锗材料；B代表NPN型锗材料；C为PNP型硅材料；D为NPN型硅材料。第三位表示用途，其中X代表低频小功率管；D代表低频大功率管；G代表高频小功率管；A代表高频大功率管。最后面的数字是产品的序号，序号不同，各种指标略有差异。注意，二极管同三极管第二位意义基本相同，而第三位则含义不同。对于二极管来说，第三位的P代表检波管；W代表稳压管；Z代表整流管。上面举的例子，具体来说就是PNP型锗材料低频小功率管。对于进口的三极管来说，就各有不同，要在实际使用过程中注意积累资料。常用的进口管有韩国的90xx、80xx系列，欧洲的2Sx系列，在该系列中，第三位含义同国产管的第三位基本相同。 半导体晶体管的三种放大电路原理如下： 1、————共基极放大电路。它的特点是输入阻抗低，输出阻抗高，电流放大倍数小于1，不易与前级匹配。 2、————共发射极放大电路。它的特点是电流放大倍数较大，功率放大倍数更大，但在强信号是失真较大。 3、————共集电极放大电路。它的特点是输入阻抗高，输出阻抗低，常用于阻抗匹配电路，增益最小。 集成电路 现在应用最多的莫过于集成电路，符号IC（Integered Circuit）。 从小规模集成电路一直到大规模、超大规模乃至生物集成电路发展。它恐怕是电子元器件中种类最多的。其命名方法依厂家的不同而千差万别，两块功能和外形完全相同的集成电路由两个厂家生产出来，其型号差异极大。集成电路的特点就是内部元器件密集，可以大大减小设备的体积和增加设备的可靠性和易维护性。缺点就是散热问题不好解决，出了故障不易检查。要知道某一集成电路的功能等信息，就只能靠查资料或平时注意积累了。 1.6 關於電容問題電容基本知識 在一般電子電路中，尤其是與Hi-Fi有關的各種電路 包括HFIFAF 電容器使用的頻度，大致上僅次於電阻器 然電阻器使用雖多，而其作用 特性 種類卻遠較電容器為單純，因為在一張線路圖上，我們常常可以看到有關電阻規格的說明是 除特別說明外一律用碳膜1/2瓦，而電容器就沒有那麼方便了。 因為電容器的規格，除了電壓 容量之外還有因結構不同而產生的種種形體及特性上的差異，若有選用錯誤，不僅電路不能工作，甚至於將發生危險 包括損及其他零件和人體等 本文擬就以業餘者為對象，敘述一般電容器的選用常識， 因編幅有限，是特將其較實用者優先論述。 一 電子電路中的電容器 電容器的基本作用就是充電與放電，但由這種基本充放電作用所延伸出來的許多電路現象，使得電容器有著種種不同的用途，例如在電動馬達中，我們用它來產生相移，在照相閃光燈中，用它來產生高能量的瞬間放電等等，而在電子電路中，電容器不同性質的用途尤多，這許多不同的用途，雖然也有截然不同之處，但因其作用均係來自充電與放電，所以，在不同用途之間，亦難免有其共同之處，例如傍路電容實際上亦可稱為平滑濾波電容，端看從哪一個角度來解釋。 以下係就一般習慣的稱呼做為分類，來說明電容器在不同電路中的作用和基本要求。 1.1  直流充放電電容 電容器的基本作用既是充電和放電，於是直接利用此充電和放電的功能便是電容器的主要用途之一 。 在此用途中的電容器，有如蓄電池和飛輪一般的功能，在供給能量高於需求時即予吸收並儲存，而當供給能量低於需求或沒有能量供給時，此儲存的能量即可放出電容器充放電的作用與電池充放電的作用不一樣，電池不管在充電或放電時，所需之作用時間均較長，因此，它無法在瞬間吸收大量的電能，也無法在瞬間放出大量的電能。 圖1-1是常見的整流電路，圖中二極體僅導通下半週的電流，在導通期間把電能儲存於電容器上，在負半週時，二極體不導電，此時負載所需的電能唯賴電容器供給。 在此電路中，你可能想到，電容器在正半週所充之電能是否足夠維持到負半迵使用 關於這個問題，有三個因素來決定 1.交流電在正半週時能否充份供應所需能量 2.電容器在正半週的充電期間，是否能夠儲存充份的能量 3.負載所需的平均電能是多少。 以上三個因素之中，1.2.數字若很大，而3.的需求則很小，即使在理論上亦無法獲得純粹的直流，因為電容器並非在正半週的全部時間都在充電，而只是在正半週的電壓高於電容器既有的電壓時，才有充電的作用 在電容器不接負載時 漏電流亦不計，其充電的時間只是正半週的前四分之一週 電壓上升時及至電壓上升到峰值後，第二個正半週就不再充電了 當電容器接上負之後，開始放電，在不充電的時間內，放去了多少電能，在充電時才能回多少電能，正是因為這樣，所以紋波是無法等於零的。 通常的整流充放電電路，都是在交流接近峰值的極短時間內充電，然後做穩定的 如前級放大器 或不穩定的 如B類放大器 放電，而放電之量亦僅佔總電容量極小的部份 但也有少數電路中的電容是做長時間緩慢充電而後在瞬間大量放電的，這類電路例如照相用之閃光電路和點銲機中之放電電路等，其電容所要求的特性自與一般整流用電容不一樣。 1.2  電源平滑濾波及反交連電容 前述的電源整流電路中的充放電電容，因有充電及放電時間之分，故必然會有紋波存在，為了盡可能降低紋波率，可如圖1-2A另加一電容為C2，此電容即純為平滑紋波之用，在圖中A使用電感L為交連，B則為電阻交連，當使用L為交連時，有較高之效率，且設計適切時，有極佳之平滑濾波效果 在圖1-2中，如果整流後的負載是穩定的，例如是一只燈泡或一個蓄電池，則C2唯一之作用即為平滑濾波，然若此一電源供給器的負載並不穩定，那麼在C2兩端之電壓，除了含有AC電源的紋波外，亦可能因負載變動而致電壓有所起伏，起伏的幅度隨負載變動幅度而異 此時若以同一電源供給兩個不同的負載，而其中又有一個負載對電壓極為敏感時，那麼第一個負載的電流變化，便可能影響第二個負載的動作，例如立體聲兩聲道間的 串音，又如前後級共用電源而動作相位復為同相時可能引起之超低頻振盪等 為了防止類似這種來自電源的交連作用， 可在每一負載前單獨加上一電容，此謂之反交連電容，如圖1-2C之C2及C3。 1.3  高低通帶通及分類 當電容器兩端被加上極性不變的電壓時，電容器就會充電，而此電壓雖極性不變電壓卻隨時改變時，電容器兩端將保持最高電壓值，這種現象，在前節中，我們己予敘述 在本節中，我們想要討論的乃是，當一只電容器的兩被加上一電壓和極性隨時均在變化的壓時，情況又是如何？ 請看圖1-3A當圖中a點的電壓對b點而言為正時，電容器做第一次充電，充電的方向是近a端為 正，b端為負，在整個充電過程中，由於電容器內部原先無電能，而現在必須使它儲存電能，所以必有電能消耗，雖然這種消耗被儲存在一如蓄水池一樣的電容器上，而無疑地，在電路內一定有電流流通，既有電流流通，就可以把電容器看成是導電的。 接著，當a點電壓對b點而言到達正的最高值之後，又開始降低，此時由於圖1-3A 的電路中沒有像圖1-2中一樣的單向導電二極體，所以當a點對b點電壓比電容器二端電壓低時，電容器就開始放電，放電的方向當然和充電時的方向相反，既然有放電現象，就有電流，有電流，我們可以把電容器看成是導電的。 a點的電壓一直下降，直到和b一樣，，然後仍繼續下降，此時a點的電壓比b點的電壓低，或者我們可以說a點對b點而言變成負的了 於是電容器由放電動作變成反向充電，一直要延續到a對b而言到達最大的負值 這整個過程 中，儘管a對b而言，經歷了由正到負的變化，而對電容器的作用卻只是a對b由高到低，方向並無改變，所以電容器由正向的放電一直到負向的充電，均維持著同一電流的方向 當然，它也是導電的 而這個方向的導電作用一直要延續到a對b而言，越過最高的負值，使電容器做負向的放電 。 在此整個狀況的變化中，我們要注意三種現象 低電容器在整個電壓變化的過程中所表現的，雖然都是可以導電的，然其導電的量，是否就是電源所能提供的最大的量呢 這就未必了，例如電容器的容量若很小，在充電的時候，只能充少量的電，而放電時，也就將所充電能放完為止，所以可以想像電容量愈大，導電量也愈大 第二電容器充電是須要時間的，當電容量對電源所供給的能量而言，是很小的時候，電容兩端的電壓可以緊密地追隨電源電壓的變化，而電流卻似乎是提前於電壓變化90度，因此a由負到正時電流是一個方向，而由正的最大值到負的最大值又是一個方向，而電壓則是由負到正再回到零為一個方向， 越過零軸後才變換另一方向 第三也是在本節中所主要敘述的現象，也就是當電容量固定的時候，我們把電源變化的頻率加快或減慢，其產生的情況將與電容量大小的變化是一樣的，也就是當頻率高時，相當於容量加大，所以它導電的量也愈大，反之電源頻率低時，相當於容量減小，導電量也小。 導電量既有大有小，便有類於電阻的功能，但多少與電阻的導電性質有別， 不同的情況是 電阻的導它僅與本身的阻值有關，而電容則除與容量有關外，還必須是交流，且與交流的頻率有關 我們把其中同與不同的部分綜合之後，將電容的這種導電特性稱之為容抗，容抗概念之確立因係來自與電阻值的對比，是故量度單位乃引用電阻值的單位 歐姆 Ohm或簡作Ω。 容抗的公式是 Xc=1/2πfc 式中Xc是容抗值，單位為歐姆，f為所加交流頻率，C為容量，單位為法拉。 由上式，我們可以把一固定容量之電容器，求出其隨頻率變化的容抗，並繪成曲線，圖1-3B即為0.1微法電容器的容抗曲線，我們可以發現1.容抗和頻率反比 2.當頻率為零 直流 時，容抗無限大 不導電。 利用電容器的這種容抗特性 如果把它串聯在電路中 就可以使高頻通過得多一點 而低頻則通過得少一點 反之如把它併聯在電路中 則高頻被削弱 因為短路掉了 得多一點 低頻則削弱得少一點 串併聯對電路發生的效果可以說正好是相反的。 但必須特別注意的是 單純的電容雖有容抗產生 但無所表現 要使它有明確的表現 必須加入其他有別於電容的元件 例如電阻就是常加的元件之一。 我們且看圖1-3C 如果AC電源之內阻非常的小 小於電容對該AC頻率所呈容抗很多 那麼電容兩端必完全呈現AC電源的它壓 但假如AC電源有相當大的內阻 大於電容對該AC頻率所生容抗很多 則在電容兩端因無足夠的時間可以充電和放電所以所呈現的AC電壓幾乎等於零 由以上兩種極端的現象 我們發現電源的內阻將決定一既定容量之電容對一定頻率的衰減情形 在實際使用中 由於電源 或訊號源 的內阻並不是一項可以掌握的因數 所以通常設計時 必須將源阻設定得很低 然後以外加電阻與電容之配合 以達成控制頻率之作用。 圖1-3D所示為最簡單之RC型高通或低通網路 仔細地參看此二圖 當可發現其基本結構並無不同 不同的只是電壓的取出點不同而己 當電壓是在電容兩端取出時 頻率愈高被衰減的就愈多 但電壓在電阻兩端取出時 頻率愈高則衰減即愈少 此即低通或高通網路 利用高 低通網路的混合組成 可以設計成某一特定頻率範圍才能通過網路 稱之為帶通網路 又利用高通 低通及帶通的原理 將高 中 低不同的頻率分別予以取出的 就是分頻網路。 1.4  傍路 假如在電路中 我們希望將某一頻率以上或全部交流成份的信號予以去掉 那麼我們便可以使用濾波電容 不過在習慣上 有少部份的電容濾波作用 我們特稱之為傍路電容 例如在電晶體的射極電阻或真空管的陰極電阻上併聯的電容器 我們就叫它做傍路電容 因為其交流信號乃是經過此而入地之故 又如在電源電路中 除了數千微法的平滑濾波或反交連電容之外 常亦用零點幾微法的高頻專用電容器來將高頻傍路 實際上此高頻傍路電容亦可視為高頻濾波及反交連電容。1.5  調諧 在1.3節中 我們曾經提到 電容器的導電情況 是在充電或放電完成以前所發生的作用 所以電流先電壓而產生 在電子電路中 有另外一種元件 電感 其特性正好與電容相反 也就是其電壓先電流而發生 這兩種特性相反的元件若予串或並聯在一起 那麼在某一特定頻率時 電容之電流導前和電感之電流落後 使兩者正好重疊 於是電流變得最大 就成為電流諧振 反之電容之電流導前與電感之電流落後 使兩者因互差180度而互相對消 電流就變成最小 此稱為串聯諧振。 串或併聯諧振 通常被用於效率極高的帶通或濾波網路之中。 1.6  振盪 電容器在導通交流電時 因電流和電壓存在著相位差 所以在有增益的電路裡 很容易產生振盪。 圖1-6A即為一種移相振盪器 圖中的幾個電容把 FET洩極間有增益 是故 周而復始的動作就產生了 這就是振盪。 另外 使用一串聯的RC接上一尼虹放電管時 也可以引發鋸齒波振盪 其動作的過程是 1.電源電壓經由R到C充電 2. C電壓逐漸升高 3.到尼虹放電管放電時電壓時開始放電 4.繼續放電 直到放電停止 5.又開始充電 以上動作之可能產生 其條件為 1.尼虹管之開始放電電壓高於停止放電電壓 2. R所能提供的持續電流小於尼虹管放電電流。 1.7  分壓 電容器對一特定頻率之交流電 既會產生容抗 而容抗的性質又類於電阻 是故將兩個容抗串聯時 亦與電阻串聯一樣 會產生分壓的作用 由於容抗與容量成見於高頻衰減器上如圖1-7就是示波器或高頻電壓表輸入電路中之衰減器 基本上乃以電阻為分壓 衰減 之基礎 但為了減輕潛佈電容對輸入阻抗的影響 所以每一分壓電阻均併上一電容 此電容量之間簡易決定方法是使所有的R*C值均相等。 1.8  標準電容 和標準電阻一樣 是被用於比較其他電容之用的特殊電容器 容量精確 品質極為安定 但售價亦非常高昂。 二 電容器的特性 2.1  電容器的構造 電容器既有如上一章所述的種種用途與功能 那麼它的構造究竟如何 容量又是怎樣形成的呢。 請看圖2-1A設有兩塊金屬片互相靠近 但並不連接在一起 當此二金屬片被加上電壓時 由於正負電荷互相吸引 使得施加電壓除去時 兩金屬片上仍維持著原有的電荷 這就是容電作用 就此簡單的範例中 我們可以想像 如果金屬片相對的面積愈大 容納電荷的面積就愈大 而金屬片間隔愈小 電荷作用力愈強 所以以上兩項因素可以決定電容量的大小。 2.2  介質與極化作用 上一節中我們所敘述的兩片金屬片互相靠近之後 所形成的電容 是假定兩金屬片間之間隙 沒有任何其他物質存在 也就是以真空做為假想的。 在實際構造上 真空的結構自然是有些困難的 尤其是在真空而又必須維持一定間隙的時候 所以通常我們會在其間加入不導電的物質 例如不將空氣抽去時 中間便隔以空氣 或如大多數的電容均使用雲母 油紙或塑膠膜為絕緣等。 當兩極片間加上絕緣物質後 電荷是否仍然互相吸引呢 答案是仍然可以相互吸引 只是它們由直接的吸引變成了間接吸引 此間接吸引之作用則來自絕緣部有等量的負電子和正電子 正手 本來這些正負電子均呈雜亂無章的排列 形成平衡的局面 當此絕緣物質被介於兩極片間時 極片的電荷吸引了這些電子 造成規則的同一方向的排列 一如鐵分子受磁化的情形一樣 由是極片上的電荷作用經由這些排列整齊的電子而到達對方 使得絕緣物質在此變成了靜荷的媒介體 故稱此絕緣物質為介質。 當二互相靠近的金屬片間 加入介質之後其容量除受相對面積 距離影響之外 亦與介質之種類有關 如若以空氣 真空 時之標準為1 不同介質對容量的影響稱為介質係數 例如玻璃為4到7 石蠟為2 雲母6到8 煤油2 純水81 等等 所以當我們想獲得或製造一個容量很大的電容器時 必從三方面入手 一是加大相對面積 但體積會很龐大 二是縮小間隙 會造成絕緣不良 三使用介質係數較大的物質為介質 也要考慮物理及絕緣特性。物質內部的 極化作用 Polarization因為絕緣物質雖然不導電 但在其分子內 2.3  極化時間與適用頻率 介質之極化作用並不是隨靜電場之產生而立刻發生的 換句話說 當二極片加上電壓後必須等待一段反應時間 極化作用才能完成 極化的時間當然很短 不過如果電容器要工作在高頻率的時候 極化作用所需時間就是很重要的因素。 以不同的物質來擔任介質 所需的極化時間並不一樣 一般說來強極性化合物的極化時間較快 因為它在本極化前 分子己呈雙極化 而無極物質 Nonpo-lar Substance 則需先被誘導為雙極性分子後 再極化之 不僅時間較慢 誘電率 介質係數 亦低 是故不宜做為需容器之介質。2.4  電容量 在2.1節中我們曾述及兩金屬片相對面積愈大或間隔愈小 均能使作用力依比例增加 另外 亦能以選擇適當的介質加強誘電效果 如以公式表之 即 在式中 為介質係數 是以真空時之介電常數所求出的各種介種常數 A為相對面積 單位是平方公尺 d為距離 單位為公尺 C為電容量 單位為法拉 Farad簡作F 又因在電子電路中 此基本單位的量太大了 所以常用微法拉或尼諾法拉 或微微法拉。 一法拉的容量是指一伏特的電壓加於電容器時 此電容器能儲存一庫倫Columb的電荷時的容量。 2.5  電容器的耐壓 電容兩端所施加之電壓若提高 則其電荷亦增加 但是實際上此電壓並不能任意加高 因為電容器二極片間之距離很小 電壓升高後可能產生電曇 Corona即火花放電 而致電容遭到破壞 是故每一個電容器除了註明容量之外 工作電壓也是一個非常重要的使用數據。 2.6  電容器的串併聯 假如有單位面積之二金屬片 形成一固定的電容量C 則此金屬片之面積若增加為二單位時 容量亦為2C 二單位面積之金屬片未必一定是在一整大張面積 各單位間以導體互為連結 此稱為電容器之併聯。 電容器實施併聯後 其總電容量為各併聯電容量之和 亦即： 在某些特殊的情形下 電容器亦可串聯使用 電容器串聯使用 電容器串聯時 串聯容量之倒數為各容量之倒數和 亦即： C = C1 + C2 + C3 …+ Cn 　在某些特定的情形下 電容器亦串聯使用 電容器串聯時 串聯容量之倒數為各容量之倒數和 亦即： 1/C = 1/ C1 + 1/ C2 + 1/C3 …+ 1/Cn 電容器實施串聯後 會產生分壓作用 其分壓比為電容量之倒數比 因此雖施予直流電壓 除非所有串聯電容量均一樣 否則串聯後之總耐壓值並非各耐壓值之和。 2.7  電容器之等價電路 以上所述 均為一理想的電容器 亦即是只計電容不計其他。 事實上電容器由於製造技術或要求忽略等原因 除了有容量之外 亦存在著併聯的或串聯的或串聯的內電阻和串聯電感 圖2-7A即其等價電路。 電路中之g為漏電阻 乃因介質或封裝材料之電導 絕緣電阻之倒數 所引起 更清楚地說 就是介質或封裝材料並不是絕對絕緣的 既非絕對絕緣 便有漏電 是故漏電流乃因漏電阻所產生 漏電流會消耗電能 並不是我們所需要的 但不同介質和結構 會有不同的漏電流 在使用時 宜視實際要求而選定之。 圖中之Rs為串聯電阻 串聯電阻值主要來自電極片和引線之實效電阻 此電阻若不能忽略 那麼電容器在充放電過程中 必因此而消耗一部份電能而變成熟 不僅虛耗功率 電容器本身亦易因熟而遭破壞。 計量串聯電阻所產生的影響時 常以功率因數 Power factor或逸散因數 Dissipation factor的倒數來表示 然而在小容量 不做功率用途時 時 卻以Q來表示 Q是逸散因數的倒數。 圖中之Ls為串聯電感 產生之原因主要是由於部份電容器之內部結構是由二長條的金屬箔片間以介質後纏繞而成 電感對交流電會產生感抗 它與容抗的相移特性正好相反 是故在高頻工作時 串聯電感的存在宜特別注意。三 電容器的種類 電容器由於電極的材質 介質和構造的不同 有許許多多的種類 同時由於新材質與介質的出現 市上也經常會出現一些新式的電容器 所以電容器種類及 其特性的辨認 實是一從事電路設計 裝配及維護者所不可缺的知識。 由外形構造方面來看 電容器有固定容量的有可調容量的 有圓筒型有方塊形 有餅狀的也有燈泡形的 外型的辨認一般較為容易 但有些內部的結構並無從由外觀辨別 除非在封裝體上有文字註記 又者 由於大部份電容器的生產均是供給裝配廠商的生產使用 他們有一些特定的規格是難以在封體上全部加以註記的 凡此 在業餘使用的情形下 唯賴使用者綜合自己對電容器的知識予以研判和選擇 以下所舉是一些常見的電容器的構造與特性。 3.1  油浸紙質電容 Oil impregnated Paper Capacitor 亦簡稱為紙質電容 它是以金屬箔 多為鋁箔 間以絕緣薄紙 再相間捲繞而成 繞成之後 先行真空乾燥除去水份 再含浸絕緣油並予封裝而成。 油浸紙質電容之容量穩定性極高 耐壓通常亦在200 400或600V以上 沒有極性 適合在交流狀況下使用 在真空管機器中使用頗多 缺陷是單位容量之體積很大。 3.2  金屬化紙質電容 Metallized Paper Capacitor 金屬化 Metallized是近年所發展出來的一種技術 即在介質的一面以真空蒸著一層很薄的金屬 以代替傳統中以金屬箔片為電極的方法 金屬化技術的好處是可以縮小單位容量的體積 並且當介質遭到意外擊穿後 有自我恢復 Selfhealing作用。 金屬化紙質電容的構造 是在絕緣紙上蒸著鋅或其他金屬後 再依油浸紙質電容之製法予以捲繞 乾燥 浸油 封裝而成 特性與紙質電容差不多 但體積較小 此類電容之註記為。 3.3  陶瓷電容器 Ceramic Capacitor 以圓片狀之陶瓷為介質 在兩面鍍上銀離子 引線 封裝而成。 由於陶瓷成份不同 通常所之見陶瓷電容有兩類： 一 高介電率陶瓷電容器 High K Ceramic Capacitor即所用陶瓷之介質係數極高 可在很小的面積內獲得較高的電容量 但由於介電率的影響 容量誤差可能較大 唯此類電容器因介質特性及非捲繞而成 有極佳之高頻特性 是故通常使用於高頻傍路電路中。 二 溫度補償用陶瓷電容 Temperature Compensating Ceramic Capacitor使用具溫度補償特性之陶瓷為介質 一般容量均不大 由數PF到數十PF並在頂端塗有紅 黑 黃等顏色 以資鑑別其溫度補償特性 通常用於極高頻電路之諧振或傍路。 3.4  聚乙酯膜電容器 Polyester Film Capacitor 通常稱為Mylar電容 是常見的塑膠薄膜電容之一 以一種Polyethylene   terephthalate ISO或簡稱為PET的聚乙酯類塑膠薄膠薄膜為介質 並以金屬箔為宿極間繞而成 有有感式和無感式兩種繞法 是固態化電路中最常見的低容量電容 雜音指數低。 以大新 TSC製之PEF系列為例 主要規範如次 工作溫度 –40度到+85度 容量範圍 0.001微法到0.47微法 容量誤差 有J=正負5% K=正負10%及M=正負20%三級 工作電壓 50 100V 200V 等三級 逸散因數 0.8%在25度到85度 1KHz時 3.5  金屬化聚乙酯膜電容器 Metallized Polyester Film Capacitor 介質與 節所述之聚乙酯膜電容器相同 但不與金屬箔間繞 而是以金屬化技術蒸著鋁或鋅金屬再捲繞而成 通常使用無感式繞法 並有方型或圓筒或扁筒以及與聚乙酯電容相同等數種外形 容量則較大。 以下是大新製普通形 電容之主要規範： 容量範圍 0.01微法到10微法 容量誤差 有K=正負10%及M=正負20%二級 工作電壓 100V 250 400V 630等 溫度範圍 -40度到+85度 逸散因數 1% 大新另有一替 MEE扁筒型 MET圓筒型 包裝之金屬化聚乙酯電容 規範與前者大約相同 兩者主要用於AC電路 交連 傍路 高頻濾波等。 3.6  聚苯乙烯膜電容器 Polystyrene Film Capacitor 聚苯乙烯簡稱為PS亦為塑膠薄膜之一種 多與金屬箔捲繞成筒狀 小容量之高頻電路應用較多。 以下是大新製 PSE臥式 及PSA 電容之主要規範： 工作溫度 度到度容量範圍 到微法 容量誤差 有正負正負正負及正負四級電壓範圍 及等三級 逸散因數 值 容量小於 時最小為 3.7  聚丙烯膜電容器 Polypropylene Film Capacitor 簡稱為PP電容 由聚丙烯膜與金屬箔間繞而成 有有感和無感式繞法兩種 特點與Mylar電容相近唯一般之耐壓值略高。 大新製之PPN型電容即屬此類 主要規範如下： 容量範圍 0.001到0.47微法 容量誤差 分J=正負5% K=正負10%及M=正負20%三級 適用電壓 250V 400V 及630 三級 適用溫度 -40度到+85度 逸散因數 0.1% 3.8  金屬化聚丙烯膜電容器 Metallized Polypropylene Film Capacitor 以聚丙烯膜蒸著金屬後 捲繞製成之電容 單位體積容量加大 且有自我恢愎作用。 3.9  雲母電容器 Mica Capacitor 以雲母為介質之電容器 因雲母性脆不能捲繞 欲增加容量時 只能以層積法製造之 稱為層積型雲母電容 Stuck Mica Capacitor 其外形多為方塊狀。 另外 亦可在雲母上塗上銀化雲母電容 其外型與塑膠料電容近似 雲母電容有極高的頻率響應 常用於極高頻電 路中。   3.10  鋁電解電容器 Aluminum Electrolytic Capacitor 利用高純度的鋁箔 先行腐蝕形成多孔性粗糙之表面 表面積擴展 而後實施電解使表面形成非導電的氧化膜 以此氧化膜為介質捲繞成之電容器。 電解電容器在單位體積內之容量較一般電容均大 主要是因為鋁箔經腐蝕後 有效的表面積可擴張到10到50倍 而以氧化鋁膜為介質 其介質係數亦較一般介質為高 在單位體積內能產生極大的電容 對電路運用佔有極大的優勢 尤其在電源電路中 電容器的運用似非電解電容器莫屬。 但是 相對地鋁箔電解電容和其他質料的電容器相較 亦有它的缺點 例如： · 內部損耗大：此主要是由於電解液所形成的電阻 加上相對於容量下鋁箔及接點本身的電阻所形成 此內電阻 在等價電路上為串聯電阻亦即影響逸散因數的因素。在大電流充放電時，可能會引致發熱等現象。 · 靜電容量誤差大：因為電解電容器的大部分電容量是依靠鋁箔表面凹凸不平的曲面及電解形成的氧化膜介質所形成，而此二者不管在進行處理或使用時，性質均不安定，使得許多電解質電容器的容量誤差為標示值的-20％到+80％。為此項缺陷在電源電路中並無所影響。 · 漏電流大：主要是因為介質特性的關係，此在使用於交連等需要隔絕直流之處宜特別注意。 · 長期儲存後，漏電流有增大及容量降低之傾向：此乃由於氧化鋁膜長期浸漬在電解液中，使鋁膜的介質特性劣化所致，但可於施加電壓若干時間後恢復之。 3.11 鋁固體電解電容 通常是以鋁粉燒結成粒狀物在經化成以半導體為介質形成陰極，陽極則仍用電解鋁箔者，是為鋁固體電解電容，單位容量之體積較大，一般很少見。3.13  鉭電解電容 採用高純度之鉭為陽極片，構造與電解電容器相似。但其陽極除採用與鋁電解電容一般為鋁箔外，近年來以多改用鉭粉燒結，經化成形成介質面。由於陰極形成之不同，鉭電解電容亦如鋁電解電容一般，有濕式及固體兩種，濕式者以強酸電解液為陰極，固體者以二氧化錳及碳粉並銲錫導出陰極。 鉭電解電容之信賴度，一般較鋁電解電容為高，但其製造成本亦高。 3.12如何串成無極性電容？ 如何將有極性的電容串成無極性的呢？ 似乎是 -- + + -- or + -- -- + 也就是正接正或負接負都是可以的？那電容值是否因為串聯而會減半(如兩個電阻並聯)？ 例如將兩個100u的電容串成無極性的 總電容值就會變成50u或者總電容值仍是100u 第二部分 工程设计精品 第三部分 高速电路设计精品 3.1 高速系统设计中连接器的选择指南 来源：电子工程专辑 2001年08月12日 Eric Bogatin 副总裁和首席技术官 GigaTest实验室 在高速电路设计中，(中国)设计工程师通常不是特别了解连接器的互感特性在改进信号完整性设计中的作用，本文将探讨连接器设计和选择中最难解决的问题：并发开关噪声，并且揭示并发开关噪声对高性能系统中使用的连接器和封装规格指标的影响。 人们总是认为系统中所有的工作都是由IC来完成的，当然也包括相应的软件。而类似于IC封装、电路板、连接器、电缆以及其它的离散元器件等无源器件只会降低系统性能，扩大系统尺寸和增加系统成本。所以，系统中互连以及元器件的选择和设计实际上就是将这些成分对系统造成的影响降到最低。因此大多数的IC设计师通常将系统中不连接的所有部分(这通常是PCB设计师所涉及的内容)归结为寄生成分这样一个笼统的范畴。 选择IC器件时，除了选择合适的元器件以外，后续的电路板布局布线工作还要符合下列设计规则：1. 受控阻抗的PCB线；2. 分支线上的信号延时小于最快信号上升时间的20%；3. 不连续性时间延时小于最快信号上升时间的20%；4. 相邻PCB线具有足够的间距，确保信号串扰控制在可以接受的电平上；5. 合理的PCB分层设计确保相邻的电源和地平面层之间的介质很薄；6. 每一个信号线下面都有连续的信号返回路径。 即便PCB的布局布线做得非常好，事情仍然没有那么简单。高性能系统中的每一个成分都需要优化，确保符合整个系统在成本、性能和开发进度等方面的要求。高性能的系统设计是一个环环相扣的链，每一个环节都必须符合要求，方能保证整个系统符合产品性能规范。系统中的其它因素将如何影响系统性能？可能的问题通常可以归结为两种类型：时序问题和噪声问题。信号完整性既包括时序问题也包括噪声问题，然而噪声问题更显突出。 图1所示为互连和元器件导致的信号完整性问题的四种类型：1. 单根网络的信号质量；2. 两根或者更多网络之间的信号串扰；3. 电源分布系统中的噪声；4. 系统中元器件对外的电磁辐射。 图1 除非特别关注，并且项目一开始就着手考虑了这些问题，否则上述四种类型的问题就会出现在高速产品中。本文将探讨连接器(也包括IC封装)的设计和选择中最难解决的问题：并发开关噪声(simultaneously switching noise)，并且揭示并发开关噪声对高性能系统中使用的连接器和封装规格指标的影响。 并发开关噪声 对连接器和IC封装来说，开关噪声方面的高速性能要求是最难满足的。开关噪声属于信号串扰，主要是由于连接器和IC封装中相邻环路(由信号与返回路径构成)之间的互感导致的。要使开关噪声幅度最小，必须确保相邻的信号路径环路之间的互感小于一个允许的最大值。 当信号通过连接器或者IC封装传播时，信号的波前(信号波形中跳变的成分)通过信号管脚构成一个电流环路，就会耦合并且返回到信号的返回管脚上。每一个信号和对应的返回路径都可以构成一个相似的环路。在任何两个信号及其返回路径构成的环路之间都存在一个环路互感。 一个环路中的电流发生变化时，就会在另外一个静止(信号电流没有变化)的环路中感应出信号噪声。而当多个变化的信号线并发开关时，通过互感耦合到静止环路的噪声就会互相累计，因此称为“并发开关噪声”。图2所示为五个数据线并发开关时测量到的一个静止信号线上的并发开关噪声。在这个实例里，静止信号线上的噪声是由该静止环路与所有五个变化的环路之间的互感而造成的。 图2 互感的计算 采用简单的模型可以很方便地估算出两个信号环路之间允许的最大互感值。进一步讨论如何计算实际连接器中相邻环路之间的互感。 当信号通过连接器的一个管脚对时，在变化的信号通路上，信号的波前处会出现信号电流的突然变化。变化的电流会导致电压噪声并且感应到相邻的静止信号环路上，这种感应是由于两个环路之间存在的互感引起的。这种静止信号线上感应出来的噪声称之为“开关噪声”，这是由于这种噪声只有当电压或者电流处于开关状态时才会出现。 在静止环路中感应出的电压噪声可以近似为： 表达式各项的意义为：Vn，静止环路中的噪声；Lab，变化环路和静止环路之间的互感；△Ia，变化环路中的电流变化；Za，在变化环路与静止环路的视在阻抗；Va，变化环路中的信号电压；△t是信号的上升时间，表明电流开关的快慢。 选择连接器或者IC封装唯一可以影响的就是环路之间的互感，而环路中信号视在阻抗通常都在50欧姆左右，该阻抗值与上升时间及信号电压一样都是系统规范的一部分。 允许的开关噪声幅度取决于噪声分配。开关噪声通常应该小于信号摆幅的5%到10%，当然噪声的分配也取决于工程师的设计技巧，以及由谁来负责选择连接器或者IC封装。优秀的信号完整性工程师的谈判代表非常清楚：要找到一个具有足够低互感的连接器或封装将是多么的困难，所以他会尽可能地争取一个更宽松的互感指标，这样做的结果势必导致系统中其它部分的规格更加严格。 首先可以使用如下的值来开始这种估算：Vn/Va =5%，Za=50欧姆，t=0.5ns，由上述公式可计算出允许的最大互感值是1.2nH。 确定上述应用假设条件后，就相当于对连接器或封装的信号路径之间允许的互感值施加了约束条件。当然，在时间、成本费用以及产品风险之间权衡并且实施资源分配之前，优秀的设计工程师应该运用更加完善而全面的系统级仿真来考察究竟多大的互感可以确保设计成功，并且不会对系统造成过多的负担。因此，上面的估算仅仅是一个最初的预期值。 事实上，上述估算过高地估计了允许的互感值，这是因为假设静止信号线上的噪声仅仅是由一根相邻的变化信号路径的信号变化造成的。实际的情况下，通常可能有多个信号路径并发变化，其中每一个开关的信号路径都会对静止信号线产生并发开关噪声。根据连接器的设计，信号管脚之间实际允许的互感值通常只有上面估算值的一半到五分之一左右。 连接器管脚对之间或封装引线对之间的互感值为1.2nH是不是太大？我们来看一个具体的实例，就会发现1.2nH实际上是一个很小的值，而对于实际的连接器或封装需要做许多艰苦的工作才有可能减小该数值。 提取连接器的环路互感 在普通2mm间距的连接器模块，这种连接器典型的管脚长度大约是25mm左右。如图3所示，评估互感的值，可以将连接器实际的物理设计转换为保留导体所有几何特性的三维实体模型。 图3 采用三维场提取工具从导体的实体模型中提取出局部的电感矩阵。有关连接器电感特性方面的问题都包含在这一个电感矩阵中。矩阵对角线上的元素是其局部自感，而不在对角线上的元素则是每管脚对之间的局部互感。 20个管脚的连接器的完整电感矩阵如图4所示。局部电感的概念在分析连接器和IC封装的电气性能方面非常有效。一个信号与另一个相邻的信号之间共用同一个返回路径的情况很常见。管脚对1和2是变化的环路(信号会发生跳变)，而管脚对2和3则是静止的环路(信号不发生变化)。 这两个路径之间的互感为： LAB=(L31-L32)+(L22- L21)-L22 图4 从场提取工具产生的表格中，可以找到该连接器的下述电感值： L31=7.9nH L32=10.9nH L21=10.9nH L22=19.9nH L41=6.3nH L42=7.9nH 根据上述数值可以计算出互感值是6nH。这就是共用同一个返回路径的两个信号路径之间的互感值。与最初估算的1.2nH相比，6nH太大。如果应用在这样的设计环境下，可以肯定该连接器不能正常工作。 当然，如果有足够的理由确实要在设计中运用这种连接器，一种办法是确保每一个信号都有各自独立的返回路径。在这种情况下，一个环路使用管脚1和2，而另一个环路则使用管脚3和4。两个环路之间的互感如下计算： LAB =(L31-L32)+(L42-L41) 这样计算出来的互感值是1.4nH。可见仅仅通过为每一个信号提供各自独立的信号返回路径，就可以将开关噪声减少四倍。考虑到其它信号路径信号同时变化的可能性，可以看到即便是1.4nH这么小的值仍然会产生3到5倍这么大的开关噪声。 现在已经非常清楚，对高速设计而言，常规的连接器按照常规的用法显然不能满足要求。任何可能降低管脚对之间互感的可行方法都应该考虑。 减小互感 原则上可以采取两种方法来减少连接器的互感。 1. 要确保尽可能短的路径。Packard-Hughes公司的Gold Dot连接器、Thomas和Betts公司的Metal Particle Interconnect(MPI)连接器就是采用了这种关键技术。而Tessera公司推出的CSP器件封装的一个重要特征就是具有非常短的引线长度。 在这些技术中总的引线长度可以缩短到1mm。仅仅引线长度一项就可以将上面实例中相邻信号和返回路径环路之间的互感减小为上述电感数值的二十分之一。 2. 要降低每一个信号与对应的返回路径的特征阻抗。环路之间的互感与最小环路的自感成比例，减小一个管脚对的环路自感就等于是降低信号通路的特征阻抗。 SamTec公司的连接器就采用了这样的技术，这种连接器采用又宽又短的引线作为返回路径。因此，器件封装向采用内部返回路径层的BGA封装转移，或者从单层金属的TBGA向双层金属的TBGA封装转移。 从上面的实例中可以看出，信号和返回路径管脚的分配同样也能影响最终的信号路径之间的互感。对于一个确定的连接器来说，管脚的选择可以用来优化系统的性能。然而如果具备足够的管脚做更加灵活的信号和返回路径分配，那么系统设计工程师通常总会选择分配更多的信号管脚。 对连接器厂商提供参数的评估 假定已经对电路板设计进行了优化，并且已经估算出相邻信号环路之间允许的最大互感值，那么，要告诉元器件厂商：所需要的连接器必须保证相邻信号环路之间的互感值小于1nH。 连接器厂商和IC封装厂商通常都在机械工程和生产制造方面非常精深，但不是特别了解有关的电气特性，甚至可能并不知道他们应该提供连接器的互感特征。有的时候，这些器件厂商也提供管脚对之间的串扰电压信息。正如前面所看到的那样，这些值跟信号的上升时间、阻抗以及信号和返回路径对的分配都有很大关系。如果厂商给出特殊情况下的值与你的具体应用要求不一样的话，该如何评估这些值？ 用户总是主动去获取所需要的精确信息，即信号与返回路径环路之间的互感。而且应该向元器件厂商明确提出这是非常重要的一个设计指标，如果元器件厂商不提供这些信息的话，你就不能够评估厂商提供的元器件能否在你的设计应用中正常工作？ 如果厂商提供了这些指标，也可以进一步地查明厂商是如何获得这些参数的：是通过测量还是通过计算？如果是通过测量方法获得的话，厂商是否采用了业界标准的测量流程？如果是通过计算获得的，这些值的获得是否是一种近似(就如同所有的计算公式一样)？它是否通过场提取方法获得？厂商是否提供任何的支持文档资料来证实他们的建模过程符合实际的情况并且同生产制造的元器件性能相吻合？如果厂商不能提供这些信息，应该建议该厂商采用独立的实验室服务或者是顾问服务来帮助他们提供这些信息。 在最后的分析中，要选择那些不仅能够提供符合你设计系统要求的性能指标，同时也能够给你信心保证在你的系统中可以一次性成功的连接器厂商。产品合格与资料齐全、准确详实同样重要。 Eric Bogatin在信号完整性领域有20多年的工作经验。目前他是GigaTest实验室(网址为www.gigatest.com)的副总裁和首席技术官，主要负责信号完整性的培训课程。 3.2 高速电路设计中的散热考虑 在普通的数字电路设计中，我们很少考虑到集成电路的散热，因为低速芯片的功耗一般很小，在正常的自然散热条件下，芯片的温升不会太大。随着芯片速率的不断提高，单个芯片的功耗也逐渐变大，例如：Ｉｎｔｅｌ的奔腾ＣＰＵ的功耗可达到 25W。当自然条件的散热已经不能使芯片的温升控制在要求的指标之下时，就需要使用适当的散热措施来加快芯片表面热的释放，使芯片工作在正常温度范围之内。     通常条件下，热量的传递包括三种方式：传导、对流和辐射。传导是指直接接触的物体之间热量由温度高的一方向温度较低的一方的传递，对流是借助流体的流动传递热量，而辐射无需借助任何媒介，是发热体直接向周围空间释放热量。     在实际应用中，散热的措施有散热器和风扇两种方式或者二者的同时使用。散热器通过和芯片表面的紧密接触使芯片的热量传导到散热器，散热器通常是一块带有很多叶片的热的良导体，它的充分扩展的表面使热的辐射大大增加，同时流通的空气也能带走更大的热能。风扇的使用也分为两种形式，一种是直接安装在散热器表面，另一种是安装在机箱和机架上，提高整个空间的空气流速。与电路计算中最基本的欧姆定律类似，散热的计算有一个最基本的公式：                   温差 = 热阻 × 功耗     在使用散热器的情况下，散热器与周围空气之间的热释放的"阻力"称为热阻，散热器与空气之间"热流"的大小用芯片的功耗来代表，这样热流由散热器流向空气时由于热阻的存在，在散热器和空气之间就产生了一定的温差，就像电流流过电阻会产生电压降一样。同样，散热器与芯片表面之间也会存在一定的热阻。热阻的单位为℃/W。选择散热器时，除了机械尺寸的考虑之外，最重要的参数就是散热器的热阻。热阻越小，散热器的散热能力越强。下面举一个电路设计中热阻的计算的例子来说明：        设计要求： 芯片功耗： 20瓦        芯片表面不能超过的最高温度： 85℃        环境温度（最高）： 55℃ 计算所需散热器的热阻。 实际散热器与芯片之间的热阻很小，取01℃/W作为近似。则       （R + 0.1）× 20W = 85℃ - 55℃         得到 R = 1.4 ℃/W 只有当选择的散热器的热阻小于1.4℃/W时才能保证芯片表面温度不会超过85℃。     使用风扇能带走散热器表面大量的热量，降低散热器与空气的温差，使散热器与空气之间的热阻减小。因此散热器的热阻参数通常用一张表来表示。如下例： 风速（英尺/秒）  热阻（℃/W） 0 3.5 100 2.8 200 2.3 300 2.0 400 1.8 第四部分 自我实践精品 Ancoo Han收集整理 Email：quickue@263.net - 18 -