下载

1下载券

加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 硬件工程师面试题

硬件工程师面试题.doc

硬件工程师面试题

passionthean
2018-09-07 0人阅读 举报 0 0 暂无简介

简介:本文档为《硬件工程师面试题doc》,可适用于工程科技领域

模拟电路、基尔霍夫定理的内容是什么?基尔霍夫定律包括电流定律和电压定律电流定律:在集总电路中任何时刻对任一节点所有流出节点的支路电流的代数和恒等于零。电压定律:在集总电路中任何时刻沿任一回路所有支路电压的代数和恒等于零。集总电路(Lumpedcircuit):在一般的电路分析中,电路的所有参数,如阻抗、容抗、感抗都集中于空间的各个点上,各个元件上,各点之间的信号是瞬间传递的,这种理想化的电路模型称为集总电路。这类电路所涉及电路元件的电磁过程都集中在元件内部进行。用集总电路近似实际电路是有条件的这个条件是实际电路的尺寸要远小于电路工作时的电磁波长。、描述反馈电路的概念列举他们的应用。反馈就是在电子系统中把输出回路中的电量输入到输入回路中去。反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点:降低放大器的增益灵敏度改变输入电阻和输出电阻改善放大器的线性和非线性失真有效地扩展放大器的通频带自动调节作用。电压负反馈的特点:电路的输出电压趋向于维持恒定。电流负反馈的特点:电路的输出电流趋向于维持恒定。、有源滤波器和无源滤波器的区别无源滤波器:这种电路主要有无源元件R、L和C组成有源滤波器:集成运放和R、C组成具有不用电感、体积小、重量轻等优点。无源:不用外加电源就可以表现出应该有的特性的器件有源:需要外加电源才能表现出应该有点特性的器件集成运放的开环电压增益和输入阻抗均很高输出电阻小构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限所以目前的有源滤波电路的工作频率难以做得很高。(注意和反馈电路的优点比较)数字电路、同步电路和异步电路的区别是什么?同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路:电路没有统一的时钟有些触发器的时钟输入端与时钟脉冲源相连这有这些触发器的状态变化与时钟脉冲同步而其他的触发器的状态变化不与时钟脉冲同步。、什么是"线与"逻辑要实现它在硬件特性上有什么具体要求?将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上要用OC门来实现同时在输出端口加一个上拉电阻。由于不用OC门可能使灌电流过大而烧坏逻辑门。、解释setup和holdtimeviolation画图说明并说明解决办法。(威盛VIA上海笔试试题)Setupholdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片这个T就是建立时间Setuptime如不满足setuptime,这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后数据稳定不变的时间。如果holdtime不够数据同样不能被打入触发器。建立时间(SetupTime)和保持时间(Holdtime)。建立时间是指在时钟边沿前数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间那么超过量就分别被称为建立时间裕量和保持时间裕量。、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)在组合逻辑中由于门的输入信号通路中经过了不同的延时导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项二是在芯片外部加电容。、名词:SRAM、SSRAM、SDRAMSRAM:静态RAMDRAM:动态RAMSSRAM:SynchronousStaticRandomAccessMemory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同异步SRAM的访问独立于时钟数据输入和输出都由地址的变化控制。SDRAM:SynchronousDRAM同步动态随机存储器、FPGA和ASIC的概念他们的区别。(未知)答案:FPGA是可编程ASIC。 ASIC(ApplicationSpecificIntegratedCircuit)是专用集成电路。ASIC:专用集成电路它是面向专门用途的电路专门为一个用户设计和制造的。根据一个用户的特定要求能以低研制成本短、交货周期供货的全定制半定制集成电路。与门阵列等其它ASIC(ApplicationSpecificIC)相比它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。FPGA是英文Field-ProgrammableGateArray的缩写即现场可编程门阵列它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的既解决了定制电路的不足又克服了原有可编程器件门电路数有限的缺点。FPGA是ASIC的近亲一般通过原理图、VHDL对数字系统建模运用EDA软件仿真、综合生成基于一些标准库的网络表配置到芯片即可使用。它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题而且可以随时改变其逻辑功能使用灵活。在目前的电子设计中常使用硬件描述语言(Verilog或VHDL)所完成的电路设计可以经过简单的综合与布局烧录至FPGA上进行测试。当测试完成后再制作ASIC。、什么叫做OTP片、掩膜片两者的区别何在?OTPmeansonetimeprogram一次性编程MTPmeansmultitimeprogram多次性编程OTP(OneTimeProgram)是MCU的一种存储器类型MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。MASKROM的MCU价格便宜但程序在出厂时已经固化适合程序固定不变的应用场合FALSHROM的MCU程序可以反复擦写灵活性很强但价格较高适合对价格不敏感的应用场合或做开发用途OTPROM的MCU价格介于前两者之间同时又拥有一次性可编程能力适合既要求一定灵活性又要求低成本的应用场合尤其是功能不断翻新、需要迅速量产的电子产品。、单片机上电后没有运转首先要检查什么?首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压看是否是电源电压例如常用的V。接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值看是否正确。然后再检查晶振是否起振了一般用示波器来看晶振引脚的波形注意应该使用示波器探头的“X”档。另一个办法是测量复位状态下的IO口电平按住复位键不放然后测量IO口(没接外部上拉的P口除外)的电压看是否是高电平如果不是高电平则多半是因为晶振没有起振。另外还要注意的地方是如果使用片内ROM的话(大部分情况下如此现在已经很少有用外部扩ROM的了)一定要将EA引脚拉高否则会出现程序乱跑的情况。有时用仿真器可以而烧入片子不行往往是因为EA引脚没拉高的缘故(当然晶振没起振也是原因只一)。经过上面几点的检查一般即可排除故障了。如果系统不稳定的话有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个uF的电容会有所改善。如果电源没有滤波电容的话则需要再接一个更大滤波电容例如uF的。遇到系统不稳定时就可以并上电容试试(越靠近芯片越好)。问:、电阻电容的封装形式如何选择有没有什么原则?比如同样是的电容有、的封装同样是uF电容有、、等封装形式选择哪种封装形式比较合适呢?、有时候两个芯片的引脚(如芯片A的引脚,芯片B的引脚)可以直接相连有时候引脚之间(如A和B)之间却要加上一片电阻如欧请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?、藕合电容如何布置?有什么原则?是不是每个电源引脚布置一片μF?有时候看到μF和μF联合起来使用为什么?、所谓VTTL器件、VCMOS器件是指什么含义?是不是说该器件电源接上V其引脚输出或输入电平就是VTTL或者vCMOS?答:、电阻电容的封装与元件的规格有关简而言之对于电阻封装与阻值(容值)和功率有关功率越大封装尺寸越大对于电容封装与容值和耐压有关容值和耐压越高封装尺寸越大。经验之谈封装的电容容值最大为(μF)μF的电容应该没有的封装而的封装与耐压和材料有关建议你根据具体元件参考相应的Datasheet。、在芯片的引脚连线之间串入电阻多见于信号传输上电阻的作用是防止串扰提高传输成功率有时也用来作为防止浪涌电流。电阻值一般较小低于欧姆。、藕合电容应尽可能靠近电源引脚。耦合电容在电源和地之间的有两个作用:一方面是蓄能电容避免由于电流的突变而使电压下降相当于滤纹波故又称为去藕。另一方面旁路掉该器件的高频噪声故又称为旁路。数字电路中典型的去耦电容值是μF。这个电容的分布电感的典型值是μH。μF的去耦电容有μH的分布电感它的并行共振频率大约在MHz左右也就是说对于MHz以下的噪声有较好的去耦效果对MHz以上的噪声几乎不起作用。μF、μF的电容并联使用共振频率在MHz以上去除高频噪声的效果要好一些较好的兼顾了去藕和旁路。经验上每片左右IC要加一片个耦合电容可选μF左右。最好不用铝电解电容电解电容是两层薄膜卷起来的这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用可按C=""FMHz取μFMHz取μF。、泛泛地讲VTTL器件和VCMOS器件统称为V器件可以讲该器件电源接上V其引脚输出或输入电平就是VTTL或者VCMOS。但TTL和CMOS器件由于材料的不同导致其驱动能力、功耗、上升时间、开关速度等参数迥异分别适用不同的场合。问:、我是刚学习单片机系统设计的感觉有很多地方都是按经验值来选择电阻电容的。比如去藕电容一般是μF上下拉电阻一般是KK晶振起振电路电容好像一般为pF还有电阻的封装选择说是要按功率来说可是怎么计算具体需要多大功率的电阻呢我看很多设计中好像就是经验大多使用或者电容好像也差不多耐压电压稍微选大点应该就没问题?、USB插座电路有一个电容:μFKV有这么高的耐压电压电容吗?为什么在这里需要使用这么高的耐压电容?、何谓扇入、扇出、扇入系数及扇出系数?答:、关于电容的选择与频率关系较为密切。以晶振的匹配电容为例主要用来匹配晶体和振荡电路使电路易于启振并处于合理的激励态下对频率也有一定的“微调”作用若频率为MHz则该电容取pF当频率为MHz则取pF。另外上拉电阻一般取值是K而下拉电阻一般取值是KK。至于电阻的额定功率的选择一般取W或W此时封装多为或者但若用于电流检测或限流作用时需取WW封装尺寸肯定大了都有可能。、μFKV多数为陶瓷电容或聚丙烯电容应是安规电容用于电源滤波器起EMC及滤波作用。所谓的安规电容是指用于这样的场合:即电容器失效后不会导致电击不危及人身安全。、扇入系数是指门电路允许的输入端数目。一般门电路的扇入系数Nr为最多不超过。若芯片输入端数多于实际要求的数目可将芯片多余输入端接高电平(V)或接低电平(GND)。扇出系数是指一个门的输出端所驱动同类型门的个数或称负载能力。一般门电路的扇出系数Nc为驱动器的扇出系数Nc可达。Nc表征了门电路的负载能力。

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/5

硬件工程师面试题

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利