下载

2下载券

加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 仕兰微面试题目

仕兰微面试题目.doc

仕兰微面试题目

passionthean
2018-09-07 0人阅读 举报 0 0 0 暂无简介

简介:本文档为《仕兰微面试题目doc》,可适用于工程科技领域

仕兰微面试题目电子类说明:、笔试共分两部分:第一部分为基础篇(必答题)第二部分为专业篇(选答题)。、应聘芯片设计岗位的同学请以书面形式回答问题并附简历参加应聘面试。、如不能参加现场招聘的同学请将简历和答卷邮寄或发email的形式(请注明应聘标题)给我们以便我们对您作出客观、全面的评价。第一部分:基础篇(该部分共有试题题,为必答题每位应聘者按自己对问题的理解去回答尽可能多回答你所知道的内容。若不清楚就写不清楚)。、我们公司的产品是集成电路请描述一下你对集成电路的认识列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。、你认为你从事研发工作有哪些特点?、基尔霍夫定理的内容是什么?、描述你对集成电路设计流程的认识、描述你对集成电路工艺的认识。、你知道的集成电路设计的表达方式有哪几种?、描述一个交通信号灯的设计。、我们将研发人员分为若干研究方向对协议和算法理解(主要应用在网络通信、图象语音压缩方面)、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术设计电路(包括MCU、DSP本身)、电路功能模块设计(包括模拟电路和数字电路)、集成电路后端设计(主要是指综合及自动布局布线技术)、集成电路设计与工艺接口的研究。你希望从事哪方面的研究?(可以选择多个方向。另外已经从事过相关研发的人员可以详细描述你的研发经历)。第二部分:专业篇(根据你选择的方向回答以下你认为相关的专业篇的问题。一般情况下你只需要回答五道题以上但请尽可能多回答你所知道的以便我们了解你的知识结构及技术特点。)、请谈谈对一个系统设计的总体思路。针对这个思路你觉得应该具备哪些方面的知识?、现有一用户需要一种集成电路产品要求该产品能够实现如下功能:y=lnx其中x为位二进制整数输入信号。y为二进制小数输出要求保留两位小数。电源电压为~v假设公司接到该项目后交由你来负责该产品的设计试讨论该产品的设计全程。、简单描述一个单片机系统的主要组成模块并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。、请用方框图描述一个你熟悉的实用数字信号处理系统并做简要的分析如果没有也可以自己设计一个简单的数字信号处理系统并描述其功能及用途。、画出与(K*ROM)的连线图要求采用三八译码器的P,P和P参加译码基本地址范围为HFFFH。该有没有重叠地址?根据是什么?若有则写出每片的重叠地址范围。、用设计一个带一个*键盘加驱动八个数码管(共阳)的原理图。、PCI总线的含义是什么?PCI总线的主要特点是什么?、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。、说出OSI七层网络协议中的四层(任意四层)。、中断的概念?简述中断的过程。、说说对数字逻辑中的竞争和冒险的理解并举例说明竞争和冒险怎样消除。、要用一个开环脉冲调速系统来控制直流电动机的转速程序由完成。简单原理如下:由P输出脉冲的占空比来控制转速占空比越大转速越快而占空比由KK八个开关来设置直接与P口相连(开关拨到下方时为""拨到上方时为""组成一个八位二进制数N)要求占空比为N。  下面程序用计数法来实现这一功能请将空余部分添完整。  MOVP#FFH  LOOP:MOVR#FFH    MOVR#H  LOOP:MOVAP    SUBBAR  JNZSKP    SKP:MOVCH  MOVPC  ACALLDELAY:此延时子程序略      AJMPLOOP、用你熟悉的设计方式设计一个可预置初值的进制循环计数器进制的呢?、请用HDL描述四位的全加法器、分频电路。、简述FPGA等可编程逻辑器件设计流程。、同步电路和异步电路的区别是什么?、电压源、电流源是集成电路中经常用到的模块请画出你知道的线路结构简单描述其优缺点。、描述反馈电路的概念列举他们的应用。、放大电路的频率补偿的目的是什么有哪些方法?、画出CMOS电路的晶体管级电路图实现Y=ABC(DE)、请分析如下电路所实现的功能。、A)  #include  voidtestf(int*p)  {  *p=  }  main()  {  int*n,m  n=m  m=  m=  testf(n)  printf("Datavalueisd",*n)  }    B)  #include  voidtestf(int**p)  {  *p=  }  main()  {int*n,m  n=m  m=  m=  testf(n)  printf(Datavalueisd",*n)  }  下面的结果是程序A还是程序B的?  Datavalueis  那么另一段程序的结果是什么?、用简单电路实现当A为输入时输出B波形为:A:B:、LC正弦波振荡器有哪几种三点式振荡电路分别画出其原理图。、锁相环有哪几部分组成?、人的话音频率一般为~HZ若对其采样且使信号不失真其最小的采样频率应为多大?若采用KHZ的采样频率并采用bit的PCM编码则存储一秒钟的信号数据量有多大?、在CMOS电路中要有一个单管作为开关管精确传递模拟低电平这个单管你会用P管还是N管为什么?、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。、数字滤波器的分类和结构特点。、DAC和ADC的实现各有哪些方法?、描述CMOS电路中闩锁效应产生的过程及最后的结果?、什么叫做OTP片、掩膜片两者的区别何在?、列举几种集成电路典型工艺。工艺上常提到,指的是什么?、请描述一下国内的工艺现状。、请简述一下设计后端的整个流程?、有否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元素?、半导体工艺中掺杂有哪几种方式?、什么是NMOS、PMOS、CMOS?什么是增强型、耗尽型?什么是PNP、NPN?他们有什么差别?、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?、硅栅COMS工艺中N阱中做的是P管还是N管N阱的阱电位的连接有什么要求?汉王笔试、下面是一些基本的数字电路知识问题请简要回答之。a)什么是Setup和Holdup时间?Setupholdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片这个T就是建立时间Setuptime如不满足setuptime,这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后数据稳定不变的时间。如果holdtime不够数据同样不能被打入触发器。b)什么是竞争与冒险现象?怎样判断?如何消除?c)请画出用D触发器实现倍分频的逻辑电路?d)什么是"线与"逻辑要实现它在硬件特性上有什么具体要求?e)什么是同步逻辑和异步逻辑?f)请画出微机接口电路中典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器缓冲器)。g)你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?、可编程逻辑器件在现代电子设计中越来越重要请问:a)你所知道的可编程逻辑器件有哪些?b)试用VHDL或VERILOG、ABLE描述位D触发器逻辑。、设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题?飞利浦-大唐笔试归来、用逻辑们和cmos电路实现abcd、用一个二选一mux和一个inv实现异或、给了reg的setup,hold时间求中间组合逻辑的delay范围。如何解决亚稳态用verilogvhdl写一个fifo控制器用verilogvddl检测stream中的特定字符串信威dsp软件面试题)DSP和通用处理器在结构上有什么不同请简要画出你熟悉的一种DSP结构图)说说定点DSP和浮点DSP的定义(或者说出他们的区别))说说你对循环寻址和位反序寻址的理解)请写出【-】的二进制补码和二进制偏置码。用Q表示出和-扬智电子笔试第一题:用mos管搭出一个二输入与非门。第二题:集成电路前段设计流程写出相关的工具。第三题:名词IRQ,BIOS,USB,VHDL,SDR第四题:unix命令cpr,rm,uname第五题:用波形表示D触发器的功能第六题:写异步D触发器的verilogmodule第七题:WhatisPCChipset第八题:用传输门和倒向器搭一个边沿触发器第九题:画状态机接受分钱的卖报机每份报纸分钱。华为面试题研发(硬件)全都是几本模电数电信号单片机题目用与非门等设计全加法器给出两个门电路让你分析异同名词:sram,ssram,sdram信号与系统:在时域与频域关系信号与系统:和题差不多晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,分之一周期)串行通信与同步通信异同,特点,比较RSc高电平脉冲对应的TTL逻辑是(负逻辑)延时问题,判错史密斯特电路,求回差电压VCO是什么,什么参数(压控振荡器)用D触发器做个二分颦的电路又问什么是状态图什么耐奎斯特定律,怎么由模拟信号转为数字信号用D触发器做个进制的计数那种排序方法最快时钟周期为T,触发器D的建立时间最大为Tmax最小为Tmin。组合逻辑电路最大延迟为Tmax,最小为Tmin。问触发器D的建立时间T和保持时间应满足什么条件。研发(软件)用C语言写一个递归算法求N!给一个C的函数关于字符串和数组找出错误防火墙是怎么实现的?你对哪方面编程熟悉?新太硬件面题()d触发器和d锁存器的区别()有源滤波器和无源滤波器的原理及区别()sramfalshmemory及dram的区别?()iirfir滤波器的异同()冒泡排序的原理()操作系统的功能()学过的计算机语言及开发的系统()拉氏变换和傅立叶变换的表达式及联系。电子类面试题什么是Setup和Holdup时间?建立时间(SetupTime)和保持时间(Holdtime)。建立时间是指在时钟边沿前数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间见图。如果不满足建立和保持时间的话那么DFF将不能正确地采样到数据将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间那么超过量就分别被称为建立时间裕量和保持时间裕量。图建立时间和保持时间示意图什么是竞争与冒险现象?怎样判断?如何消除?在组合逻辑中由于门的输入信号通路中经过了不同的延时导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项二是在芯片外部加电容。用D触发器实现倍分频的逻辑电路?Verilog描述:moduledivide(clk,clko,reset)inputclk,resetoutputclkowireinregoutalways(posedgeclkorposedgereset)if(reset)out<=elseout<=inassignin=~outassignclko=outendmodule图形描述:什么是"线与"逻辑要实现它在硬件特性上有什么具体要求?线与逻辑是两个输出信号相连可以实现与的功能。在硬件上要用oc门来实现由于不用oc门可能使灌电流过大而烧坏逻辑门。同时在输出端口应加一个上拉电阻。什么是同步逻辑和异步逻辑?同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。请画出微机接口电路中典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器缓冲器)。你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?常用逻辑电平:VVVTTL和CMOS不可以直接互连由于TTL是在V之间而CMOS则是有在V的有在V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到V或者V。可编程逻辑器件在现代电子设计中越来越重要请问:你所知道的可编程逻辑器件有哪些?PALPLDCPLDFPGA。试用VHDL或VERILOG、ABLE描述位D触发器逻辑。moduledff(clk,reset,d,q)inputclkinputresetinput:doutput:qreg:qalways(posedgeclkorposedgereset)if(reset)q<=elseq<=dendmodule设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题?电源的稳定电容的选取以及布局的大小。用逻辑门和cmos电路实现abcd用一个二选一mux和一个inv实现异或给了reg的setup,hold时间求中间组合逻辑的delay范围。Delay<periodsetuphold如何解决亚稳态亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时既无法预测该单元的输出电平也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间触发器输出一些中间级电平或者可能处于振荡状态并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。用verilogvhdl写一个fifo控制器包括空满半满信号。用verilogvddl检测stream中的特定字符串分状态用状态机写。用mos管搭出一个二输入与非门。集成电路前段设计流程写出相关的工具。名词IRQ,BIOS,USB,VHDL,SDRIRQ:InterruptReQuestBIOS:BasicInputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRateunix命令cpr,rm,uname用波形表示D触发器的功能写异步D触发器的verilogmodulemoduledff(clk,reset,d,q)inputclkinputresetinputdoutputqregqalways(posedgeclkorposedgereset)if(reset)q<=elseq<=dendmoduleWhatisPCChipset芯片组(Chipset)是主板的核心组成部分按照在主板上的排列位置的不同通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISAPCIAGP插槽、ECC纠错等支持。南桥芯片则提供对KBC(键盘控制器)、RTC(实时时钟控制器)、USB(通用串行总线)、UltraDMA()EIDE数据传输方式和ACPI(高级能源管理)等的支持。其中北桥芯片起着主导性的作用也称为主桥(HostBridge)。除了最通用的南北桥结构外目前芯片组正向更高级的加速集线架构发展Intel的xx系列芯片组就是这类芯片组的代表它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片能够提供比PCI总线宽一倍的带宽达到了MBs。用传输门和反向器搭一个边沿触发器画状态机接受分钱的卖报机每份报纸分钱Infineon笔试试题画出CMOS晶体管的CROSSOVER图(应该是纵剖面图)给出所有可能的传输特性和转移特性。画出NOT,NAND,NOR的符号真值表还有transistorlevel的电路。给出一个简单电路让你分析输出电压的特性(就是个积分电路)并求输出端某点的risefall时间。给出一个简单的由多个NOT,NAND,NOR组成的原理图根据输入波形画出各点波形。给出多个mos管组成的电路求个点的电压给出单管DRAM的原理图(西电版《数字电子技术基础》(作者杨颂华、冯毛官)页图-b)问你有什么办法提高refreshtime总共有个问题记不起来了(降低温度增大电容存储容量)编一个简单的求n!的程序sketch连续正弦信号和连续矩形波(都有图)的傅立叶变换若干题目。集成电路设计前端流程及工具。先介绍下IC开发流程:)代码输入(designinput)用vhdl或者是verilog语言来完成器件的功能描述生成hdl代码语言输入工具:SUMMITVISUALHDLMENTORRENIOR图形输入:composer(cadence)viewlogic(viewdraw))电路仿真(circuitsimulation)将vhd代码进行先前逻辑仿真验证功能描述是否正确数字电路仿真工具:Verolog:CADENCEVeroligXLSYNOPSYSVCSMENTORModlesimVHDL:CADENCENCvhdlSYNOPSYSVSSMENTORModlesim模拟电路仿真工具:AVANTIHSpicepspicespectremicromicrowave:eesoft:hp)逻辑综合(synthesistools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路将初级仿真中所没有考虑的门沿(gatesdelay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。。FPGA和ASIC的概念他们的区别答案:FPGA是可编程ASIC。ASIC:专用集成电路它是面向专门用途的电路专门为一个用户设计和制造的。根据一个用户的特定要求能以低研制成本短、交货周期供货的全定制半定制集成电路。与门阵列等其它ASIC(ApplicationSpecificIC)相比它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。LATCH和DFF的概念和区别。用DFF实现二分频。。用VERILOG或VHDL写一段代码实现消除一个glitch。。给一个表达式f=xxxxxxxxxxxxxxxxx用最少数量的与非门实现(实际上就是化简)。。用VERILOG或VHDL写一段代码实现进制计数器。。给出一个门级的图又给了各个门的传输延时问关键路径是什么还问给出输入使得输出依赖于关键路径。。A,B,C,D,E进行投票多数服从少数输出是F(也就是如果A,B,C,D,E中的个数比多那么F输出为否则F为)用与非门实现输入数目没有限制。.a为输入端b为输出端如果a连续输入为则b输出为否则为例如a:b:请画出statemachine.请用RTL描述上题statemachine.为了实现逻辑(AXORB)OR(CANDD)请选用以下逻辑中的一种并说明为什么?)INV)AND)OR)NAND)NOR)XOR()答案:NAND部分科广试题应聘IC版图设计engineer的部分试题:、画出Y=A*BC的cmos电路图、什么叫Latchup、什么叫窄沟效应、以interver为例,写出N阱CMOS的process流程,并画出剖面图。威盛最新考题写出asic前期设计的流程和相应的工具化简F(A,B,C,D)=m(,,,,,,,,,)的和画出DFF的结构图,用verilog实现之一个农夫发现围成正方形的围栏比长方形的节省个木桩但是面积一样羊的数目和正方形围栏的桩子的个数一样但是小于问有多少羊画出可以检测串的状态图,并verilog实现之写出两个排序算法,问哪个好东信笔试题笔试:分钟。  .压控振荡器的英文缩写(VCO)。  .动态随机存储器的英文缩写(DRAM)。  .选择电阻时要考虑什么?  .单片机上电后没有运转首先要检查什么?  .计算机的基本组成部分及其各自的作用。.怎样用D触发器、与或非门组成二分频电路?南山之桥的笔试题setup和holdup时间,区别多时域设计中,如何处理信号跨时域latch与register的区别,为什么现在多用register行为级描述中latch如何产生的BLOCKINGNONBLOCKING赋值的区别MOORE与MEELEY状态机的特征IC设计中同步复位与异步复位的区别实现N位JohnsonCounter,N=用FSM实现的序列检测模块威盛VIA上海笔试试题两个positions,ASICandVLSI:VLSI:。解释setup和holdtimeviolation画图说明并说明解决办法。。说说静态、动态时序模拟的优缺点。。用一种编程语言写n!的算法。。画出CMOS的图画出towtoonemuxgate。。说出你的最大弱点及改进方法。。说出你的理想。说出你想达到的目标。题目是英文出的要用英文回答。ASIC:。一个四级的Mux,其中第二级信号为关键信号如何改善timing一个状态机的题目用verilog实现不过这个状态机话的实在比较差很容易误解的卡诺图写出逻辑表达使用逻辑们画出D触发器给出某个一般时序电路的图有Tsetup,Tdelay,Tck>q,还有clock的delay,写出决定最大时钟的因素同时给出表达式。c语言实现统计某个cell在某v文件调用的次数(这个题目真bt)cache的主要部分什么的Asic的designflow补充:用逻辑门画D触发器共五道题,大致如下:图示从RTLsynthesis到tapeout之间的设计flow,并列出其中各步使用的tool用perl或TCLTk实现一段字符串识别和比较的程序(唉,都不懂)画出一种CMOS的D锁存器的电路图和版图解释setuptime和holdtime的定义和在时钟信号延迟时的变化解释latchup现象和Antennaeffect和其预防措施。电流公式。平板电容公式(C=εSπkd)。电阻R和电容C串联输入电压为R和C之间的电压输出电压分别为C上电压和R上电压要求绘制这两种电路输入电压的频谱判断这两种电路何为高通滤波器何为低通滤波器。

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

评分:

/9

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利