SMTSMT资料高精度 高性能 低成本Fli1

高精度 高性能 低成本Flip-chip組裝技術 倒裝片組件是一种 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 面貼裝組件,其硅芯片模(silion die)直接到基板上,稱之為直接芯片安裝(DCA,direct chip attch). 下面就關于Flip-chip組裝技術的一些問題与大家探討一下. 為了使大家能夠更好的掌握本課的主要內容, 在開始之前首先討論几個英文縮寫的含義. BOAC(bond on active circuit) SIA(semiconductor industry association) CTE(coefucient of thermal expansion) TEC(thermal expansion) DNP(distance to neutral point) TB(transfer bump) BLM(ball limiting metallurgy) CSP(chip scale package) 第一節: Flip-chip的形式 芯片的倒裝形式,好比電影中的翻轉鏡頭,將演示的圖像,面朝下進行觀看.對于Flip-chip而言,其芯片功能面電极的結合方式是功能面朝下,通過結合后完成組裝. 目前,半導体芯片電极端的結合方式分為引線鍵合方法和Flip-chip方法兩种.在消費類產品用封裝電路開發時,大多利用功能面向上的芯片的輸入輸出端,通過金屬絲与引線框進行高速同步地鍵合.芯片功能面電极和引線框的連接,金屬絲与功能面的連接稱為一次鍵合,与引線框端子的連接稱為二次鍵合.從而完成芯片功能面的組裝,也稱為FACEUP組裝. 對于Flip-chip組裝,芯片功能面電极端向下,其輸入輸出端子与基板上已形成的電极端通過直徑在100微米程度的接合(JOINT)來完成連接. 1． Flip-Chip的特徵 用於Flip-Chip的芯片是以陣列狀配置成員性的凸點（Bump）,是Flip-Chip接合用的焊料，稱爲焊料Chip Bump或者焊料Bump,這個凸點的直徑和相隔間距按照製造廠商和不同類型芯片是不一致的，近來隨著芯片組裝密度的增加，其選用數值正在逐步縮小。 通常採用真空鍍敷或電鍍的方式，在芯片内部佈綫所暴露的鋁端子（電極）上形成焊料凸點，當與所載的基板組裝時，利用倒裝焊接法，將芯片的焊料凸點對準基板電極，由焊料的熔融形成接合，芯片一側形成的焊料凸點往基板上組裝時，對芯片端子而言不會施加打的應力，因此可以在設計時將端子設計在芯片内部電路上，在進行組裝接合，這個組裝形式可稱爲BOAC(BOND ON ACTIVE CIRCUIT)，這是FLIP-CHIP組裝的最大特徵，也是最明顯的有利點。另外，用於引線鍵合的芯片，一般都將電極端子配置在芯片的周邊，將芯片内部鋁佈綫的終端露出，以次作爲鍵合時，對芯片端用直徑為50UM左右的金絲利用超聲波進行鍵和，如果鍵和中（超聲波頻率：60KHZ）發生芯片震動，可通過40G左右的負荷，即由金線將端子壓住，同時進行鍵合，由此可以説明作爲引線鍵合用的芯片，其連接端子設計採用周邊配置形式是必要的。 作爲芯片結構上的特徵，芯片的FLIP-CHIP組裝和引線鍵合組裝上其特徵上有較大的影響，首先，對應的是間距很小的且不斷增加的端子密度，芯片上必須設置一定數量的輸入輸出端，附加電壓及接地的電源端子，但究竟使用何種方式配置芯片功能面的各種端子，只有利用FLIP-CHIP方式進行芯片設計是合理的，如果以250UM的間距進行配置，配列行數為400行的話，最多的FLIP-CHIP可配置1600個端子。 引線鍵合方式的芯片，因爲在芯片周邊配置區域以外的領域不能再進行端子的配置，以配置間距為125UM，遍長為10MM的芯片為例，端子的配置很可能會踫到極限，而在芯片的角部多少回產生一些間隙，使已配置的端子會出現擁擠狀，在配置的端子數超過300時，將給配置帶來困難。另一種方法是將端子的配置作二排交錯狀配置。組裝時引線必須向外側的引線框拉出，並使内側的端子引線環長度加長，或者產生引線相互閒的接觸，實際上的結合組裝間距是不小的。 今后FLIP-CHIP 連接間距的逐漸縮小,輸入輸出端子將達到高密度的形式,當前可做到的最小間距在150微米左右,如一塊15MM的芯片,以100X100矩陣配置的話,最大可配置10000個端子.利用引線鍵合方式的芯片,就芯片單位面積而言,能夠產生的端子數較少,譬如,使用邊長為10MM的芯片,用引線鍵合方式大約可配置300個端子,用FLIP-CHIP方式只要5MM即可.這就是FLIP-CHIP的高密度所在. 2． 組裝中對熱應力的挑戰 解析組裝中的熱應力關鍵是 材料 关于××同志的政审材料调查表环保先进个人材料国家普通话测试材料农民专业合作社注销四查四问剖析材料 的熱膨脹係數CTE(Coeficient of thermal expansion)，或者TEC(Thermal expansion coefficient),對陶瓷基板Flip-chip結合的材料問題，首先，芯片為3.5ppm/℃,沒有佈綫層的硅芯片的3.0ppm/℃,具熱膨脹係數30~40ppm的聚酰亞胺在形成佈綫後，由硅和聚酰亞胺各種厚度及彈性模數的比率作用，將會生成各種不同的熱膨脹係數(組裝時將上升3.5ppm)，結合用焊料的組成，其係數為25~30ppm，陶瓷基板一般都採用氧化鋁材料，其係數為7~9ppm，在混入玻璃粉做成的玻璃陶瓷後，將降低4.7程度。 芯片在工作時產生的發熱，是指芯片在工作衝本身的的工作溫度上升，並通過接合部焊料傳達到基板，使基板溫度上升，考慮到溫度上升後到達飽和狀態的時間，如前所述，各個部分會隨熱膨脹係數變化而膨脹，這裡將整個組裝結構中的芯片作爲中心來 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 ，從芯片中心向左右兩側作均等的膨脹，芯片中心向左右兩側延伸3.5ppm/℃,陶瓷基板的中心向兩側延伸為7ppm/℃，芯片和基板閒的焊料接合處，因爲所用的微量焊料，可認爲是隨意性地延伸，在考慮到各個方面的延伸累積，一般在靠近芯片端的接合處，容易發生由於熱膨脹係數差而造成的尺寸偏差。 這個偏差，按ppm的級別好像不值得提起，實際上還是由一些影響，如：一塊遍長10.7mm的芯片，從芯片中心到最遠一點的接合部，約為5mm的距離，這個距離是均等的，由於熱膨脹係數的差為7-3.5=3.5ppm/℃，其生存的尺寸偏差為5*（3.5/1000000）=0.0000175，也就是說每1℃將會產生0.0175um的尺寸偏差，在溫度到達100℃時，尺寸偏差為1.75um,黨所用的焊料接合直徑在100um，存在變化量為1.75%，在經過2000個溫度循環周期後，這個接合點將由疲勞破壞而造成斷裂，焊料的疲勞破壞壽命，是各方向變形量的相乘平均依存於平均等效變形，把這個方式推定為正確的計算方式，則完全可以通過熱膨脹係數來進行簡易的計算。在由尺寸差顯示的應力狀態中,在遠离芯片中心的距离內,因熱膨脹系數差發生位置的偏移,一般將這個距离稱為DNP,這是關系到FLIP-CHIP結合壽命的一個重要參數.產生位置的偏差,是在結合部的芯片側端子和基板側端子施加了反方向的力F,.並形成了剪切力.通過這個剪切力對遠离芯片中心的芯片一側會產生壓縮應力,靠近的端子會產生拉伸應力,基板一側的端子恰好產生反向應力. 焊料的剪切力與焊料接合的疲勞破壞有相應的關係，對芯片端子一側生存的應力，會發生芯片絕緣層的破壞。隨著接合層金屬彈性模量的上升，這個應力會逐步增長，因此選擇什麽樣的結合材料是很重要的。由於DNP的限制，Flip-chip往陶瓷基板組裝時，芯片尺寸會成爲基本的界限，結合層内部，芯片的角步接合處，據芯片最大的DNP特徵，也就是說芯片的壽命最短處。尺寸大的芯片形成的DNP就大，接合部的變形會相應增加，同樣芯片的工作溫度越高，所造成的變形越大，因此在芯片設計中，將靠近芯片中心部的結合，使用一層轉換式凸點的芯片佈綫層技術（Transfer Bump），把芯片一側的凸點映現在照片上，好比給芯片中心加入規定的圓，這樣的設計方式，可能會損失一部分佈綫層成本和電性能，要是接合部可靠性得到本質性的提高，減少基板的熱膨脹係數是必要的，比如使用氮化鋁等材料，可能加工上有困難，同時會增加成本。 對陶瓷基板的Flip-chip接合材料，常使用含鉛高的高熔點焊料，可以說，由柔軟的鉛的塑性變形 ，希望能減小組裝應力，錫的成分一般在5%以下，共晶焊料也可以用於接合，但共晶焊料的彈性模量比多鉛的高熔點焊料高4倍，在相同的DNP情況下，接合壽命是很短的，因此，採用共晶焊料的Flip-chip都通過樹脂封裝進入應用領域。 3． 低成本基板的利用 從多年前發現，利用Flip-chip形式可以達到高密度、高性能目標，但開始只是使用在成本較高的陶瓷基板上，對於應用面廣、範圍寬的使用，只能讓位於使用引線鍵合方式的塑封性器件，到八十年代，半導體芯片的組裝，仍然由於性能噪聲及成本問題沒有邁入高密度、高性能領域。對於用樹脂類基板的普及性存在兩個問題：一個是由於樹脂類基板的熱膨脹係數大，玻璃環氧基板的熱脹係數為15~20ppm/℃,與陶瓷的熱脹係數相比，將要大數倍，為克服這個弱點，採用在芯片與基板的間隙閒嵌入環氧樹脂，即可以將接合應力加以分散的數值封裝性Flip-chip組裝技術。第二個是樹脂基板的耐熱性問題，高熔點焊料的芯片凸點，回流時焊接溫度將加熱到350℃，對於耐高溫的陶瓷基板來説不成問題，但對於樹脂類基板而言，肯定會燒焦，為克服這個應用的關鍵問題，於是就將共晶焊料作爲接合用焊料，但基板一側端子形成共晶焊料的基版凸點，通過這個焊料的熔融完成接合形式，從而實現封裝型的Flip-chip組裝。 封裝樹脂具有使芯片與基板給於粘接的效果，在已經接合的相對位置上，即使溫度變化也不會發生偏移，在沒有封裝樹脂場合，芯片和基板會由於各種熱脹係數，發生任意的拉伸或壓縮，這時如相對位置沒有變化，是指焊料接合部上下的端子，因不同方向剪切力不發生作用，故不產生變形。然而，延長樹脂封裝接合部的疲勞壽命試驗，陶瓷基板平均等效變形在1.5%將改變為1%以下，在100℃熱循環試驗時，試驗周期可發展到一萬次以上，樹脂封裝型Flip-chip的實用化，可以説是利用低成本的數值基板，在其結構上也並不是高密度複雜的製作，為Flip-chip進入普通基板組裝領域奠定了基礎，也就是說在高密度的多層式樹脂基板上，實現了高密度Flip-chip的組裝。利用有限單元法進行應力解析的結果説明，Flip-chip的樹脂封裝形式，可顯著增加Flip-chip接合部的壽命，芯片和基板閒的應力狀態，不管在x軸的哪一個部分都是固定的，由於這個固定形式，儘管芯片的尺寸大小發生變化，其接合部的應力也不會得到改變，如果產生少許的彎曲變形，從理論上將，不同的芯片其接合可靠性是一致的，實際上封裝型Flip-chip的普及應用，已經明顯緩和了DNP的限制。利用應力解析，有時會有少許變形量的增加，這是芯片端經樹脂封裝後形成一個平面，在一個大的平面上產生的拉伸應力所致。例如芯片厚度0.6um，基板厚度1.4um，加入封裝樹脂後的間隙為100um,從周邊到250um的位置將會增加少量的變形應力，這種情景對陶瓷基板可能有一定的接合壽命影響，這裡的影響是不大的。如果周邊的應力和芯片角部重合在一起，在組裝使用上要注意到平面應力的存在和芯片角部這個特異的位置。 利用應力解析，有幾個内容應加以重視，對熱膨脹差生存的應力，在芯片和基板的撓度變換時應明確，由這個撓度變換產生的應力約30%，這時，如加入使基板中心部不彎曲模式的限制條件，可以判明封裝樹脂内的應力值會上升30%，那麽餘下的70%應力去了什麽地方，應該是被樹脂本基板本身所吸收。和陶瓷基板不同，樹脂印刷基板的彈性模量很低，熱脹差應力通過封裝樹脂時將會在樹脂基板中得到分散。另外芯片在基板的兩面組裝很可能達不到對稱式的組裝，以基板中心作爲約束條件比較有利，實際上這和不允許發生彎曲的封裝、包裝性質是一樣，其中得應力會增加30%，接合部壽命大致會減少七成，但是，對於陶瓷基板場合，因增加的壽命是數倍的，即使減少七成也不會造成什麽大問題。作爲兩面組裝時的工藝設計，各部分可能上升的應力值，在選擇材料時就要做出合適的對策。 到目前爲止，不僅高熔點焊料可作爲Flip-chip使用，其他例共晶焊料，或加入成分的焊料，無鉛焊料，隨著焊晶或適用範圍的發展，上述這些焊料都可能在Flip-chip上使用。 封裝樹脂Flip-chip的應用獲得了與陶瓷基板上應用的相同效果，有時在陶瓷基板上也偶然看組裝著封裝型的Flip-chip，不過就陶瓷基板本身性質而言，因基本上不吸收應力，這種組裝方法的壽命效果還不如使用樹脂類基板的場合。 4.加速試驗的種類 評價Flip-chip組裝可靠性的加速試驗主要有下面3個項目 1、 熱循環加速試驗（Thermal cycle stress test） 選用的溫差分別為100℃、140℃、180℃。對於陶瓷基板場合，可選擇較大的溫差的試驗方法。樹脂封裝的Flip-chip，因主體是環氧樹脂，在常規類產品場合，使用的試驗標準為：溫差100℃3000（周期），140℃1000周期，180℃500周期。採用的試驗溫度設定要充分注意，環氧類樹脂有波化點(Tg:Glass transition temperature)當溫度大於120℃超過Tg時，環氧樹脂會軟化。玻璃環氧樹脂的熱脹係數在60ppm/℃左右時，環氧樹脂也會軟化，當内部玻璃纖維的熱脹係數在5~7ppm℃，整體的熱脹係數會降低，因此試驗的最高溫度不能抑制在Tg以下時，就得不到試驗的綫性。 多層樹脂基板在組裝Flip-chip後，採用-25℃~115℃，溫差為140℃進行加速試驗是適合的。 2、 溫度-濕度-偏壓加速試驗（Temperature humidity bias stress test），該試驗條件：溫度85℃，相對濕度85%，偏置電壓的設定根據產品對象是不同的，在使用多層樹脂基板時，考慮到絕緣層的厚度一般限制在30V程度内，在這個條件下，以1000個小時作爲標準值。 3、 高溫加速試驗（High temperature stress test） 使用溫度為150℃，是對芯片本身的一個試驗，不針對基板的可靠性。但實際的關係，黨對基板的主體不能保持完好的連接時，對芯片的試驗也不能展開。如使用環氧樹脂基板，在150℃、250小時程度會發生炭化或者出現燒焦狀態，但仍可完成佈綫連接的功能，標準值是150℃1000小時。也可以用125℃3000小時來代替。 4、 壓力試驗（Pressure cooker test） 使用溫度-濕度-偏壓試驗，試驗途中如加入檢驗時間，至少需要2個月時間，PCT是在增加溫度濕度在飽和狀態以上的高加速試驗。比如陶瓷類模式的堅固封裝，使用121℃/2.3atm，對多層基板和注入式封裝樹脂來説，就屬於過嚴的破壞性試驗。作爲適宜的實驗條件，可選用110℃-85%-5V的PCBT，這樣可獲得相當於85℃-85%-5V的溫濕度偏壓試驗。但對腐蝕方面的故障不能檢測。 5、 液相熱循環試驗（Wet thermal shock test） 這屬於氣相試驗，由試驗片在負載狀態下一下子丟失懸崖狀的升溫曲綫，是比使用液體更嚴厲的試驗。這是一種急劇的溫度變化衝擊，對有機材料封裝來説，已超過了材料的強度範圍。另外，有機材料一般在受到氧化後會惡化，這個試驗已否定了氧化的影響，採用加速的方法，是否真正使用還存在問題。 5．作爲BGA應用及其可靠性 下圖是BGA在主基板上的組裝接合示意，是在100℃溫度變化場合，BGA接合部發生應變的狀況。這裡用兩種不同熱脹係數的陶瓷基板（9ppm/℃,7ppm/℃）包含在多層樹脂基板上，組裝不同熱脹係數的BGA進行比較（芯片尺寸10mm）。橫坐標表示從BGA接合的基板中心及間距數，基板厚度一般為1.6mm，接合部間距1.27mm。陶瓷基板的熱脹係數比多層樹脂要小，圖中由基板尺寸的大小和熱脹係數差，對尺寸變化進行纍計。從基板中心部向外側移動，接合部的應變在增加，這個情況與無封裝的Flip-chip組裝是相同的，圖示的二種陶瓷基板，不管在哪種場合，接合的位置越靠外側，其應變量越大，熱脹係數小的基板（BGA片基）與熱脹係數大的主基板比較，就存在更大的應變，陶瓷基板的BGA與Flip-chip的使用有相同的DNP問題，所以尺寸太大不能使用。 多層樹脂片基，基板本身的熱脹係數與主基板差不多，在基板外週的應變不會增加，但是，對於陶瓷基板來説，同樣外側的接合應變不會太大，主要是芯片下面的接合應變是大的。其接合狀態會因熱脹係數差產生撓曲。把多層基板作爲BGA使用的襯墊時，在主基板組裝時會因溫度上升，是撓曲發生暫時性的復員。BGA用基板大體上以平面狀與焊料連接。焊接後恢復到常溫時。在芯片附近有撓曲存在，其他部分因與主基板不存在熱脹係數差，基本上用平面狀態進行接合。 BGA在實際應用中，可從熱循環疲勞破壞試驗來觀察其對接合位置的依存性。 6．作爲CSP應用及其可靠性 比BGA封裝更小的組裝形式是CSP(Chip scale package)。芯片式封裝。其芯片占的比率大，所以整體的熱脹係數與芯片接近。其封裝形式接近於裸芯片，組裝難度與裸芯片差不多同等。BGA熱脹係數中，裝載芯片部分以外的BGA片基的熱脹係數與主基板的熱脹係數同樣是20ppm/℃。裝載芯片的那部分，屬芯片與片基的復合型熱脹係數狀態，11ppm/℃，在芯片與基板接合的那部分，隨著溫度的變化，其狀態是上下活動的。但這時接合部周圍上下的熱脹係數是相同的，且BGA接合點還起著相互支撐、幫助的作用，故不易發生活動。對於CSP而言，接合狀態發生了很大變化，很大一部分屬於支撐的面積沒有了，片基以11ppm/℃的熱脹係數直接與主基板組裝，這種狀態相當於無封裝裸芯片的組裝，在執行條件相同的熱循環試驗時，對CSP接合部而言，按角部、周邊、中心的次序會發生故障，對CSP的組裝，用類似無樹脂封裝的Flip-chip組裝來比擬的話是相似的。CSP用的基板差不多在全域範圍内與熱脹係數低的芯片進行著抗爭。當熱循環不斷增加時，對DNP大的接合部，將受到較大的剪切力，直至發生疲勞破壞，因此CSP的使用，基本上可以同裸芯片的使用相同對待。 7．錫鉛銦焊料的利用 利用引線鍵合裝置做成的金凸點，做成樹脂封裝Flip-chip組裝後的截面，可以看到封裝樹脂的應力分散效果。所用的焊料不是錫鉛共晶焊料，如使用共晶焊料，焊料中的錫和金接合後，會形成金-錫金屬化合物，這個化合物在溫度升高時將成長，並在熱循環中增加體積，與焊料中爭奪錫，會紛紛落下來，另外，金凸點和共晶焊料的組合，其Flip-chip接合部壽命只有焊料芯片凸點場合的1/3，其次是各個接合部位狀態存在大的偏差，對可靠性造成影響。 解決這個問題，可以分別減少錫和鉛的成分，加入適量的銦，由此開發使用了錫鉛銦焊料。銦是非常柔軟的材料，利用這個特性，在錫成分減少的時候，可以防止粉狀脫落。由於銦焊料不能經電鍍等工藝做成凸點，是唯一的通過焊料注塑做成的基版凸點的應用工藝手段。 8．銦焊料的利用 作爲Flip-chip的組裝面而言，錫鉛銦焊料的開發應用，可說成是一種新的應用工藝，但在BGA的Flip-chip joint，對使用的焊料熔融來説，在芯片裝載時需要進行一次，BGA片基安上焊料球時熔融一次，將BGA組裝到基板時在進行一次，一共是三次熔融。錫鉛銦焊料的熔點低（138℃），在BGA錫球接合與錫鉛共晶焊料同一刻熔融時，會促進金屬閒化合物的生成。為阻止這個問題發生，儘在片基一側使用銦，試驗表明，金和共晶焊料的組合，其使用壽命最端，金和銦的組合，接合部的壽命差不多比多鉛型的高熔點要好。目前採用金銦焊料的接合joint已開發應用，同時還實現了無鉛型Flip-chip Joint.(試驗分析略) 9．冷卻的設計 進行冷卻設計的第一目的是保證整個系統的可靠性 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 。是以芯片爲主體的包括元件溫度保持允許值範圍内。半導體的溫度允許值用最高接合溫度Tj max來表示，也是芯片的最高工作溫度。半導體工作中的溫度上升，可能會發生點性能惡化，也就是說對芯片的功能，如進行有限的冷卻能夠產生好的結果，從成本性能而言，Tj一般定位85℃，這在芯片的產品目錄數據上市相同的，實際使用中經過冷卻設計，工作溫度在50~60℃程度。芯片發熱有兩種因素，一個是由於芯片組裝各部位的熱膨脹所致，另一個是各種不同材料的熱脹係數差而產生的熱應力所致。冷卻設計的基本要求，應根據工作系統的要求事項、制約條件的情況下進行設計。設計 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 施行後，必須把設計應用結果反饋，以作必要的修改。制約條件等主要指使用環境因素、芯片允許溫度、發熱分佈度、組裝間隙限制等。 10．散熱器的性能 散熱器的冷卻特性可以用表示冷卻性能的熱阻形式來説明。Rh=1/(a.s.f)。Rh指散熱器的熱阻。A，平均導熱率，s，有效散熱面積，f，散熱效率。 性能指散熱器對空氣的導熱率，並由散熱效率來決定。這時意味著熱阻越小冷卻性能越高。對Rh等比例在1/a，對空氣的導熱率就高，説明Rh數值小。同時，導熱率由散熱器表面的空氣及溫度差來決定。周圍的溫度越高，散熱器就越熱，這時數值就大。以比例1/s來説，散熱器的面積大説明Rh值越小，散熱效率：如果設置的散熱片過密，在散熱片表面的溫度影響將影響到相鄰的散熱片表面。增加散熱片數量雖然散熱面積增加了，但效率數值降低。 另外，散熱片間距小的話，由散熱面積的增加，可使散熱器的熱阻減小。但是對於導熱率通路阻抗增大，將使流速降低，流動的場合應該取得最佳數值。 Flip-chip組裝冷卻，是在芯片北面裸露的情況下裝上散熱片的，因此不能期待基板的冷卻能力，另一方面，引線鍵合方式的芯片，是芯片背面置於基板，功能面組裝引線，這種狀態不能安裝散熱器，這時就要求所用的基板應持有相應的散熱能力，即基板要滿足佈綫與散熱兩方面的要求，發熱量大的芯片，一般來講都是高價的複雜性的芯片，從這個方面看，高密度、高性能的芯片最好使用Flip-chip組裝形式。 1.40 1.00 1.20 0.80 0.20 0.40 0.60 0.00 2 4 6 8 10 12 BGA接合位置 最大平均等效應力（%） 陶瓷基板（9ppm/℃ 陶瓷基板（7ppm/℃） 印刷基板（20ppm/℃） 基板 封裝樹脂 芯片 導熱膏 散熱片