下载
加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 夏宇文老师后记

夏宇文老师后记.doc

夏宇文老师后记

lsy512
2018-09-10 0人阅读 举报 0 0 暂无简介

简介:本文档为《夏宇文老师后记doc》,可适用于工程科技领域

后记参考资料:IEEEPDraftStandardForVerilogRegisterTransferLevelSynthesisIEEEStandardHardwareDescriptionLanguageBasedontheVerilogHardwareDescriptionLanguage,IEEEComputerSociety,IEEEStdCliffordCummings,"CorrectMethodsForAddingDelaysToVerilogBehavioralModels,"InternationalHDLConferenceProceedings,pp,AprilMarkGordonAmald,“VerilogDigitalComputerDesignAlgorithmsintoHardware”byPrenticeHallPTRPrenticeHallIncThomasDE,MoorbyPR“TheVerilogHardwareDescriptionLanguage”secondedbyKluwerAcademicPublishersQuickWorksVersionUser’sGuidewithSpDEReferenceCADENCEVersionVerilogXLReferenceSynplifyLiteSynthesisUser’sGuide刘宝琴“数字电路与系统”北京清华大学出版社夏宇闻“复杂数字电路与系统的VerilogHDL设计技术”北京航空航天大学出版社作者编后记三十三年前我从清华大学自动控制系计算技术与装置专业毕业时国内数字逻辑电路设计刚刚才开始采用半导体电路。数字逻辑电路的分析和综合还是采用传统的方法:即先在纸上画真值表,做布尔代数化简画波形图画有限状态机流程图画静态和动态卡诺图等方法来设计电路。在实验板上先用晶体三极管、二极管、电阻、电容等搭出门电路和触发器电路做成线路板测出各项参数。每块线路板上只有几个触发器和几个与、或、非门。再用这样的线路板来构成数字逻辑电路。以现在的眼光看当时的数字逻辑系统是相当简陋的。做一个简单的可控制步进马达按照输入做X和Y方向的直线、斜线和圆弧运动的数字控制系统就需要用多块线路板设计和调试这样的系统需要花费很长的时间和很多的精力。二十年前国内逐步开始使用微处理机中规模的集成电路的使用也逐步普及大学里的电子和计算机类学科普遍开设了汇编语言课程和一些常用的中规模的集成电路的使用课程大大缩短了开发复杂专用数字系统所需的时间。近十年来国外先进工业国家由于计算机电路辅助设计技术和半导体集成工艺技术的快速进步,在生产的电子系统中专用集成电路(ASIC)和FPGA的使用越来越多特别在先进的电讯设备、计算机系统和网络设备中更是如此。这不仅是因为有不少实时的DSP(数字信号处理)芯片是一般微处理机所无法替代的而且也因为市场对电子产品的要求越来越高。在电子设计和制造领域我们与国外先进国家的技术差距越来越大。作为一名在大学讲授复杂专用数字系统设计课程的老师深深感到自己身上责任的重大。我个人觉得这与大学的课程设置和教学条件有关因为我们没有及时把国外最先进的设计技术介绍给同学们也没有给他们创造实践的机会。年我受沈校长和系领导的委托与董金明老师一起筹建世行贷款的电路设计自动化(EDA)实验室。在有限的经费中沈士团校长为我们挤出十五万美圆其中三万美圆购买了一套CADENCE设计环境其余的购买工作站和网络设备。其中CADENCE设计环境中数字设计部分由我负责。自年起工作站和CADENCE软件逐步到货由于经费有限我们没有机会到美国去学习只好自己在工作站上一边看着参考手册一边学着干先掌握了利用电路图输入的方法再逐步掌握了利用VerilogHDL设计复杂数字电路的仿真和综合技术。在此基础上我们为有关单位设计了一万门左右的复杂数字电路提供给他们经前后仿真验证的VerilogHDL源代码得到很高的评价。我们也为我们的科研项目小波(Wavelet)图象压缩设计了小波卷积器和改进零修剪树(EZW)算法(即SPIHT算法)的硬线逻辑的VerilogHDL模型并成功地进行了仿真和综合在Alterak系列的CPLD上成功地布线和通过的后仿真并制成了带PCI接口的电路板。近年来我们为航天部所完成了多项五万门级以上的编码解码和加密电路的设计都取得很好的效果。这一类设计很难用传统的电路图输入方法来设计的这些设计的成功得益于我们对于VerilogHDL设计方法的掌握。从年拿到一些有关VerilogHDL的资料起我就在我所讲授的研究生课程“复杂专用数字系统设计”中逐步增加有关利用VerilogHDL进行复杂数字系统设计的内容。年春我受张凤言老师的邀请到国家教委电路教学委员会召集的华北区讨论会上作了一个三小时的有关EDA和HDL设计方法的讲座。会后张凤言老师就一直鼓励我写一本有关HDL设计方法的书。当时我虽然逐渐学会了一些VerilogHDL的设计方法但是很不系统也找不到好的教材作参考总觉得很难下手。年春夏之交校园网接通我从Internet网络上找到一些网址陆续找到一些有关VerilogHDL的素材但好的完整教材和光盘需要上千美圆才能购得而我们没有外汇也无法去购买这使我感到很沮丧。年秋我为QuickLogic公司的FPGA芯片和设计工具的讲座作翻译后外商送我一套QuickLogic设计工具可以在PC平台上运行这套工具包括电路图输入和VerilogHDL输入工具、VerilogHDL仿真器、一个小巧的综合器(Synplify)等。这套工具价格并不贵工作平台是PC机在光盘上还有一套比较完整而简单的教学资料。我仔细地阅读了这些资料并使用了这套工具后觉得在大多数学校里推广VerilogHDL设计方法是很有可能的。从此我就更积极地从Internet网络上找一些有关VerilogHDL设计方法的资料片段和有代表性的样板程序为写一本VerilogHDL设计方法的入门书而作准备。年由于教学的需要经过近一年的努力年夏在北航出版社出版了“复杂数字逻辑与系统的VerilogHDL设计技术与方法”。出版后我总觉得有许多问题还没有叙述清楚特别在算法系统的总体结构考虑和组成上与语法没有任何联系状态机的概念引入也太突然因此做了一些大的改动补写了与电路结构有关的章节。加上了第一章引入算法硬件实现的概念也补充了较完整的Verilog语法作为附录可供设计参考还加上一个上机练习的十个阶段的作业便于同学通过自学掌握。由于科研和实验室的各项工作很忙我只能利用零碎时间在我的研究生帮助下一点一点地把材料输入到计算机中并逐步加以整理。到现在两年又过去了书总算初步有了一些新的面貌。我们使用VerilogHDL设计复杂数字逻辑电路已有近五年的时间虽积累了一些经验但水平并不高书中谬误之处在所难免敬请读者及时把意见反馈给我。我之所以在原学校出版的教材的基础上把这本新书推出并起名为《从算法到硬线逻辑的实现复杂数字逻辑与系统的VerilogHDL设计技术与方法》目的是想把我们在近两年来在VerilogHDL教学和设计方法上积累的一些新经验与读者分享并把旧版本中许多没讲清楚的概念尽量阐述明白些把系统设计的主要思路连贯起来。在大学生和研究生中加快VerilogHDL设计技术的推广尽快培养一批掌握先进设计技术的跨世纪的人才。期望本书能在这一过程中起到抛砖引玉的作用。读者如果配合一套可在PC平台上运行的VerilogHDL仿真和综合工具如QuickLogic公司的Spade的教学软件包(VerilogHDL版)、Mentor公司的Modelsim等开发环境下只要带VerilogHDL仿真器(如VerilogXL)和综合器(如Synplify)就可以运行本书所有的VerilogHDL程序可在这一环境下通过做各种仿真和综合的练习学会并掌握VerilogHDL设计技术把设计思想逐步转变为万门级的具体的电路。在掌握了基本设计技术后再购买如CADENCE、SYNOPISYS等高级的设计环境在设计几十万门以上电路时就容易成功为进入ASIC设计做充分的准备不会造成浪费。希望读者能通过电子邮件跟我交流设计的心得和经验有条件时我将在北航的网页上开设VerilogHDL设计经验交流角共同来促进这一新设计技术的成长和发展。编者年月日于北京航空航天大学EDA实验室电子邮箱:xywdeptbuaaeducn通信地址:北京北京航空航天大学信箱夏宇闻�PAGE#"'Page:'#'�'"��如果把QuickLogic公司的网址写出来读者就可以自己去下载这套工具了。而且现在QuickLogic提供的仿真器也是Modelsim所以可以建议读者下载Modelsim和Synplify的评估版本。PAGEI

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/3

夏宇文老师后记

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利