夏宇文老师后记

后记 参考资料： [1] IEEE P1364.1 Draft Standard For Verilog Register Transfer Level Synthesis [2] IEEE Standard Hardware Description Language Based on the Verilog Hardware Description Language, IEEE Computer Society, IEEE Std 1364-1995 [3] Clifford Cummings, "Correct Methods For Adding Delays To Verilog Behavioral Models," International HDL Conference 1999 Proceedings, pp. 23-29, April 1999. [4] Mark Gordon Amald, “Verilog Digital Computer Design Algorithms into Hardware” 1999 by Prentice Hall PTR Prentice Hall Inc. [5] Thomas D E, Moorby P R. “The Verilog Hardware Description Language.” 2 second ed 1995 by Kluwer Academic Publishers [6] Quick Works Version 7.1 User’s Guide with SpDE Reference 1998 [7] CADENCE Version 9502 Verilog-XL Reference 1997 [8] Synplify- Lite Synthesis User’s Guide 1997 [9] 刘宝琴 “数字电路与系统” 北京清华大学出版社，1993 [10]夏宇闻 “复杂数字电路与系统的Verilog HDL设计技术” 北京航空航天大学 出版社，1998 作者编后记 三十三年前我从清华大学自动控制系计算技术与装置专业毕业时，国内数字逻辑电路设计刚刚才开始采用半导体电路。数字逻辑电路的分析和综合还是采用传统的方法：即先在纸上画真值表,做布尔代数化简，画波形图，画有限状态机流程图，画静态和动态卡诺图等方法来设计电路。在实验板上先用晶体三极管、二极管、电阻、电容等搭出门电路和触发器电路，做成线路板，测出各项参数。每块线路板上只有几个触发器和几个与、或、非门。再用这样的线路板来构成数字逻辑电路。以现在的眼光看，当时的数字逻辑系统是相当简陋的。做一个简单的可控制步进马达按照输入做X和Y方向的直线、斜线和圆弧运动的数字控制系统，就需要用20多块线路板，设计和调试这样的系统需要花费很长的时间和很多的精力。 二十年前国内逐步开始使用微处理机，中规模的集成电路的使用也逐步普及，大学里的电子和计算机类学科普遍开设了汇编语言课程和一些常用的中规模的集成电路的使用课程，大大缩短了开发复杂专用数字系统所需的时间。 近十年来，国外先进工业国家由于计算机电路辅助设计技术和半导体集成工艺技术的快速进步,在生产的电子系统中，专用集成电路(ASIC)和FPGA的使用越来越多，特别在先进的电讯设备、计算机系统和网络设备中更是如此。这不仅是因为有不少实时的DSP (数字信号处理）芯片是一般微处理机所无法替代的，而且也因为市场对电子产品的要求越来越高。在电子设计和制造领域我们与国外先进国家的技术差距越来越大。 作为一名在大学讲授复杂专用数字系统设计课程的老师深深感到自己身上责任的重大。我个人觉得这与大学的课程设置和教学条件有关，因为我们没有及时把国外最先进的设计技术介绍给同学们，也没有给他们创造实践的机会。 1992年我受沈校长和系领导的委托，与董金明老师一起筹建世行贷款的电路设计自动化(EDA)实验室。在有限的经费中，沈士团校长为我们挤出十五万美圆，其中三万美圆购买了一套CADENCE设计环境，其余的购买工作站和网络设备。其中CADENCE设计环境中数字设计部分由我负责。自1995年起，工作站和CADENCE软件逐步到货，由于经费有限我们没有机会到美国去学习，只好自己在工作站上一边看着参考手册一边学着干，先掌握了利用电路图输入的方法，再逐步掌握了利用Verilog HDL设计复杂数字电路的仿真和综合技术。在此基础上我们为有关单位设计了一万门左右的复杂数字电路，提供给他们经前后仿真验证的Verilog HDL源代码，得到很高的评价。 我们也为我们的科研项目，小波(Wavelet)图象压缩，设计了小波卷积器和改进零修剪树(EZW)算法（即 SPIHT算法）的硬线逻辑的Verilog HDL模型，并成功地进行了仿真和综合，在Altera 10k50系列的CPLD上成功地布线和通过的后仿真，并制成了带PCI接口的电路板。近年来我们为航天部501所完成了多项五万门级以上的编码/解码和加密电路的设计都取得很好的效果。这一类设计很难用传统的电路图输入方法来设计的，这些设计的成功得益于我们对于Verilog HDL设计方法的掌握。 从94年拿到一些有关Verilog HDL的资料起，我就在我所讲授的研究生课程“复杂专用数字系统设计”中，逐步增加有关利用Verilog HDL进行复杂数字系统设计的内容。1996年春，我受张凤言老师的邀请，到国家教委电路教学委员会召集的华北区讨论会上作了一个三小时的有关EDA和HDL设计方法的讲座。会后张凤言老师就一直鼓励我写一本有关HDL设计方法的书。当时我虽然逐渐学会了一些Verilog HDL的设计方法，但是很不系统，也找不到好的教材作参考，总觉得很难下手。1996年春夏之交，校园网接通，我从Internet网络上找到一些网址，陆续找到一些有关Verilog HDL的素材，但好的完整教材和光盘需要上千美圆才能购得，而我们没有外汇，也无法去购买，这使我感到很沮丧。1996年秋，我为QuickLogic公司的FPGA芯片和设计工具的讲座作翻译后，外商送我一套QuickLogic设计工具，可以在PC586平台上运行，这套工具包括电路图输入和Verilog HDL输入工具、Verilog HDL仿真器、一个小巧的综合器(Synplify)等。这套工具价格并不贵，工作平台是PC586机，在光盘上还有一套比较完整而简单的教学资料。我仔细地阅读了这些资料并使用了这套工具后，觉得在大多数学校里推广Verilog HDL设计方法是很有可能的。从此我就更积极地从Internet网络上找一些有关Verilog HDL设计方法的资料片段和有代表性的样板程序为写一本Verilog HDL设计方法的入门书而作准备。1997年由于教学的需要，经过近一年的努力，98年夏在北航出版社出版了“复杂数字逻辑与系统的Verilog HDL设计技术与方法”。出版后我总觉得有许多问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 还没有叙述清楚，特别在算法系统的总体结构考虑和组成上与语法没有任何联系，状态机的概念引入也太突然，因此做了一些大的改动，补写了与电路结构有关的章节。加上了第一章，引入算法硬件实现的概念，也补充了较完整的Verilog语法作为附录可供设计参考，还加上一个上机 练习 飞向蓝天的恐龙练习非连续性文本练习把字句和被字句的转换练习呼风唤雨的世纪练习呼风唤雨的世纪课后练习 的十个阶段的作业，便于同学通过自学掌握。 由于科研和实验室的各项工作很忙，我只能利用零碎时间，在我的研究生帮助下一点一点地把材料输入到计算机中并逐步加以整理。到现在两年又过去了，书总算初步有了一些新的面貌。我们使用Verilog HDL设计复杂数字逻辑电路已有近五年的时间，虽积累了一些经验，但水平并不高，书中谬误之处在所难免，敬请读者及时把意见反馈给我。我之所以在原学校出版的教材的基础上把这本新书推出，并起名为《从算法到硬线逻辑的实现-复杂数字逻辑与系统的Verilog HDL设计技术与方法》， 目的是想把我们在近两年来在Verilog HDL教学和设计方法上积累的一些新经验与读者分享，并把旧版本中许多没讲清楚的概念尽量阐述明白些，把系统设计的主要思路连贯起来。在大学生和研究生中加快Verilog HDL设计技术的推广，尽快培养一批掌握先进设计技术的跨世纪的人才。期望本书能在这一过程中起到抛砖引玉的作用。 读者如果配合一套可在PC586平台上运行的Verilog HDL仿真和综合工具，如QuickLogic公司的Spade的教学软件包(Verilog HDL版)、Mentor公司的Modelsim 等开发环境下，只要带Verilog HDL仿真器(如Verilog-XL)和综合器（如Synplify），就可以运行本书所有的Verilog HDL程序，可在这一环境下通过做各种仿真和综合的练习，学会并掌握Verilog HDL设计技术，把设计思想逐步转变为万门级的具体的电路 。在掌握了基本设计技术后再购买如CADENCE、SYNOPISYS等高级的设计环境，在设计几十万门以上电路时就容易成功，为进入ASIC设计做充分的准备，不会造成浪费。希望读者能通过电子邮件跟我交流设计的 心得 信息技术培训心得 下载关于七一讲话心得体会关于国企改革心得体会关于使用希沃白板的心得体会国培计划培训心得体会 和经验，有条件时我将在北航的网页上开设Verilog HDL设计经验交流角，共同来促进这一新设计技术的成长和发展。 编者 2000年8月30日 于北京航空航天大学EDA实验室 -------------------------------------------------------------- 电子邮箱：xyw@dept2.buaa.edu.cn 通信地址：北京 100083 北京航空航天大学205 信箱 夏宇闻 --------------------------------------------------------------- �PAGE \# "'Page: '#'�'" ��如果把 QuickLogic公司的网址写出来，读者就可以自己去下载这套工具了。而且现在QuickLogic 提供的仿真器也是Modelsim，所以可以建议读者下载 Modelsim和Synplify的评估版本。 PAGE I