数字逻辑设计之CMOS

1 第四讲 数字逻辑的实现基础 ——集成电路 课程代码：课程代码： 0048301004830100 佟冬 Microprocessor R&D Center tongdong@mprc.pku.edu.cn http://mprc.pku.edu.cn/courses/digital/2009fall 数字逻辑——基础知识（三） 2 课程回顾  开关电路  在电路中，用电压的高低来 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示逻辑值  正逻辑和负逻辑的区别  基本逻辑门：AND, OR, NOT, NAND, NOR, XOR, NXOR  门级网络 Vmax VH VL Vmin 不稳定 高电压 低电压 电信号 逻辑值 正逻辑 负逻辑 1(T) 0(F) 0(F) 1(T) 数字逻辑——基础知识（三） 3 课程回顾：逻辑门 b a b a b a b a b a Symbol set 1 f(a, b) = ab f(a, b) = a + b f(a) = a f(a, b) = ab f(a, b) = a f(a, b) = a + b AND OR NOT NAND NOR EXCLUSIVE OR a b Symbol set 2 (ANSI/IEEE Standard 91-1984) & b a b a a & b a b a = 1 b a 1 f(a, b) = ab f(a, b) = a + b f(a) = a f(a, b) = ab f(a, b) = a f(a, b) = a + b AND OR NOT NAND NOR EXCLUSIVE OR b 1 1 数字逻辑——基础知识（三） 4 课程回顾：逻辑电路  逻辑电路（logic circuit）是相互连接的逻 辑门、电路输入端口和电路输出端口的有 限集合。电路应该满足以下的约束条件：  门的输出端不能连接另一个门的输出端  电路输入端口不能连接电路另一个输入端口  门的输入端只能连接常值或者另一个门的输 出端或者一个电路的输入端口  电路输出端口只能连接常值或者一个电路输 入端口或者一个门的输入端。  门的输出不能连接在一起！！！ 数字逻辑——基础知识（三） 5 课程回顾(半加器) HA (a) (b) (c) xi yi xi yi ci si ci si 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 yi xi si ci iiiii iiiiiii yxyxc yxyxyxs   ),( ),( 输入 输出 逻辑 功能 输入 输出逻辑功能 ??为什么采用与非门实现 数字逻辑——基础知识（三） 6 主要内容  目标：了解逻辑门电路的实现  电子门系列（实现工艺）  TTL  ECL  MOS  CMOS 数字逻辑——基础知识（三） 7 开关模型  开关(Switch)：开关在控制信号的控制下 连接两个端点。  正开关：在控制信号为0时开；为1时关。  负开关：在控制信号为1时开；为0时关。 关 1 0 开 控制 负开关 关 1 0 控制 正开关 开 数字逻辑——基础知识（三） 8 基本的逻辑门开关模型(1)  非门(NOT)  被动上拉模型  主动上拉模型  电源-逻辑1，地-逻辑0 高电压 低电压 A Y 高电压 A Y A Y YA L H H L (b) (c) (d) YA 1 a 0 1 1 0 (a) fNOT (a) = a 低电压 R 数字逻辑——基础知识（三） 9 非门的开关模型 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 高电压 低电压 A Z 0 1 高电压 低电压 A Z 0 1 I I 数字逻辑——基础知识（三） 10 非门的开关模型分析 高电压 低电压 A Z 高电压 低电压 A Z 1 0 0 1 I I 数字逻辑——基础知识（三） 11 基本逻辑门开关模型(2)  与非门(NAND) 低电压 A B 高电压 Z 低电压 A B BA 高电压 Z A B Y YB A L L H H L H L H H H H L (b) (c) YB A (d) YB A (e) & fNAND (a, b) = aba b 0 0 1 1 0 1 0 1 1 1 1 0 (a) 数字逻辑——基础知识（三） 12 基本逻辑门开关模型(3)  或非门(NOR) 低电压 AB B A 高电压 Z A B Y L L H H L H L H H L L L (b) (c) (d) YB A (e) fNOR (a, b) = a + ba b 0 0 1 1 0 1 0 1 1 0 0 0 (a) YB A YB A 高电压 AB Z 低电压 1 数字逻辑——基础知识（三） 13 半导体器件  杂质半导体  N型半导体：硅(Silicon)+五价元素（如磷）。 利用自由电子导电。  P型半导体：硅+三价元素（如硼），利用 空穴导电。 -+ + + + + + + + + + N型半导体 - - - - - - - - - P型半导体 正离子 负离子自由电子 空穴 数字逻辑——基础知识（三） 14 PN结 -+ + + + + + + + + + - - - - - - - - - N区 P区 -+ + + + + + + + + + - - - - - - - - - N区 P区 平衡状态下的PN结 耗尽层 数字逻辑——基础知识（三） 15 PN结的导电特性 -+ + + + + + + + + + - - - - - - - - - N区 P区 R+ + + + + + + - - - - - - N区 P区 + + - - + + - - R + 电流 I 数字逻辑——基础知识（三） 16 二极管(Diode)  二极管的构成  将金属线连接在PN结的两端，和P区连接的 端口为阳极(Anode)，和N区相连接的为阴极 (Cathode)。 阳极 阴极 二极管结构 二极管的符号 数字逻辑——基础知识（三） 17 二极管的伏安特性 电流 电压 截止 导通 阈值(Threshold Value) 数字逻辑——基础知识（三） 18 双极性晶体管(1) 内部结构 符号 基极 发射极 集电极 基极 集电极 发射极  双极性晶体管(Bipolar Junction Transistor)  也叫三极管。基极电压高于某个阈值，两个PN结道 通，发射机和集电极在电压的作用下产生电流。  三极管具有电流放大功能，被广泛的用于放大电路。 数字逻辑——基础知识（三） 19 双极性晶体管(2)  类型：  NPN型  PNP型 N P N P N P b c e b c e ce b ce b 数字逻辑——基础知识（三） 20 场效应管  场效应管(Field-Effect Transistor)  金属氧化物半导体场效应管  Metal-oxide semiconductor FET(MOSFET)  简称MOS  类型  N沟道MOS管——nMOS（增强型，耗尽型）  P沟道MOS管——pMOS（增强型，耗尽型）  互补型MOS管——CMOS 数字逻辑——基础知识（三） 21 nMOS 漏极 栅极 源极 氧化物 绝缘体 衬底 N沟道MOSFET 增强型nMOS 符号 漏极 栅极 源极 漏极 栅极 源极 耗尽型nMOS 符号 +++++ - - - - - 电源接地 数字逻辑——基础知识（三） 22 pMOS 漏极 栅极 源极 氧化物 绝缘体 衬底 P沟道MOSFET PP N 增强型pMOS 符号 漏极 栅极 源极 耗尽型pMOS 符号 漏极 栅极 源极 数字逻辑——基础知识（三） 23 两本好 书 关于书的成语关于读书的排比句社区图书漂流公约怎么写关于读书的小报汉书pdf  Carver Mead and Lynn Conway, “An Introduction to VLSI system”, 1979.  Weste, Neil H. E, Principles of CMOS VLSI design : a systems perspective, 2nd ed, Addison-Wesley,1993。 数字逻辑——基础知识（三） 24 门电路的实现  二极管门电路 A B Y Vcc A B Y 电源Vcc R 二极管与(AND)门 二极管或(OR)门 A B Y 地GND R 数字逻辑——基础知识（三） 25 TTL系列  三极管门电路  Transistor-Transistor Logic(TTL) TTL与非(NAND)门三极管非门（反向器） R2 RC A Y vI vo vEE R1 数字逻辑——基础知识（三） 26 CMOS系列  nMOS和pMOS形成互补电路  电流小，功耗低  集成度高  速度慢（现代工艺已经解决了这个问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 ） 数字逻辑——基础知识（三） 27 CMOS的微观照片 数字逻辑——基础知识（三） 28 CMOS反向器 Q2 (p-channel) VIN VDD = +5.0 V VOUT Q1 (n-channel) on when VIN is low on when VIN is high Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e Vin 为低 门开 Vin 为高 门开 数字逻辑——基础知识（三） 29 CMOS与非门(NAND) VDD A B Z Q1 Q3 Q2 Q4 A L L H H B L H L H Q1 off off on on Q2 on on off off Q3 off on off on Q4 on off on off Z H H H L A B Z (a) (b) (c) Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e 数字逻辑——基础知识（三） 30 CMOS或非门(NOR) A L L H H B L H L H Q1 off off on on Q2 on on off off Q3 off on off on Q4 on off on off Z H L L L A B Z VDD A B Z Q2 Q4 Q1 Q3 (a) (b) (c) Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e 数字逻辑——基础知识（三） 31 多输入CMOS与非门 A L L L L H H H H A B C Z B L L H H L L H H C L H L H L H L H Q1 off off off off on on on on Q3 off off on on off off on on Q5 off on off on off on off on Q6 on off on off on off on off Q4 on on off off on on off off Q2 on on on on off off off off Z H H H H H H H L VDD B C Z Q3 A Q1 Q5 Q2 Q4 Q6 (a) (b) (c) Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e 数字逻辑——基础知识（三） 32 CMOS缓冲器(buffer) A Z A L H Q1 off on Q4 off on Q2 on off Q3 on off Z L H A Z (a) (b) (c) Q2 VDD = +5.0 V Q1 Q4 Q3 Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e 数字逻辑——基础知识（三） 33 2-输入CMOS与门(AND) VDD A B Z Q1 Q3 Q5 Q2 Q4 Q6 A L L H H B L H L H Q1 off off on on Q2 on on off off Q3 off on off on Q4 on off on off Q6 off off off on Q5 on on on off Z L L L H (a) (b) (c) AB Z Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e 数字逻辑——基础知识（三） 34 特殊的CMOS门(1)  传输门(Transmission gate)  nMOS开关和pMOS开关对接而成。  EN_L和EN是互补的。  当nMOS和pMOS同时处于开状态，传输门两 端的电阻非常小。 数字逻辑——基础知识（三） 35 特殊的CMOS门(2)  用传输门实现的2选1逻辑  S=0：Z=X  S=1：Z=Y  X Y S VCC Z Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e SYXSZ  数字逻辑——基础知识（三） 36 特殊的CMOS门(3)  异或门(XOR)  1取反，0通过  BABABAF  B A F 数字逻辑——基础知识（三） 37 特殊的CMOS门(4)  三态门(Tri-state gate)  用于驱动总线 VCC A EN OUT Q1 Q2 EN L L H H A L H L H B H H L L C H H H L D L L H L Q1 off off on off Q2 off off off on OUT Hi-Z Hi-Z L H EN A OUT (a) (b) (c)B C D Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e 数字逻辑——基础知识（三） 38 特殊的CMOS门(5)  漏开路门  没有pMOS作为上拉电阻 VCC A B Z Q1 Q2 A L L H H B L H L H Q1 off off on on Q2 off on off on Z open open open L A B Z (a) (b) (c) Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e 数字逻辑——基础知识（三） 39 特殊的CMOS门(6)  逻辑开路门的应用  线与( ) z1 z3 z2 321 zzzZ  数字逻辑——基础知识（三） 40 注意  避免输出连接 ≈ trying to pull LOW trying to pull HIGH VCC HIGH LOW Z Q1 Q3 Q2 Q4 VCC HIGH HIGH Q1 Q3 Q2 Q4 20I ≈ 5 V Rp(on) + Rn(on) mA (HC or HCT) Copyright © 2000 by Prentice Hall, Inc. Digital Design Principles and Practices, 3/e 数字逻辑——基础知识（三） 41 基础部分总结  布尔代数基础  6个公设；9个定理  开关代数基础  开关函数;  真值表；SOP；POS  开关电路基础  正逻辑、负逻辑  逻辑门：NOT, AND, NAND, OR, NOR, XOR, NXOR  数字电路基础  开关模型  逻辑门的实现(CMOS, TTL) 数字逻辑——基础知识（三） 42 ZX Y 基础部分总结 X Y Z=f (X, Y)逻辑门 开关函数 真值表 YXYXf ),( 111 010 001 000 ),( YXfXY CMOS实现 第四讲 数字逻辑的实现基础� ——集成电路 课程回顾 课程回顾：逻辑门 课程回顾：逻辑电路 课程回顾(半加器) 主要内容 开关模型 基本的逻辑门开关模型(1) 非门的开关模型分析 非门的开关模型分析 基本逻辑门开关模型(2) 基本逻辑门开关模型(3) 半导体器件 PN结 PN结的导电特性 二极管(Diode) 二极管的伏安特性 双极性晶体管(1) 双极性晶体管(2) 场效应管 nMOS pMOS 两本好书 门电路的实现 TTL系列 CMOS系列 CMOS的微观照片 CMOS反向器 CMOS与非门(NAND) CMOS或非门(NOR) 多输入CMOS与非门 CMOS缓冲器(buffer) 2-输入CMOS与门(AND) 特殊的CMOS门(1) 特殊的CMOS门(2) 特殊的CMOS门(3) 特殊的CMOS门(4) 特殊的CMOS门(5) 特殊的CMOS门(6) 注意 基础部分总结 基础部分总结