nullnull数字电子技术基础制作人：吴亚联
湘潭大学信息工程学院第三章 门电路第三章 门电路§3.1 概述
§3.2 半导体二极管门电路
§3.3 CMOS门电路
*§3.4 其它类型的MOS集成电路
§3.5 TTL门电路
*§3.6 其它类型的双极型数字集成电路
*§3.7 Bi-CMOS电路
*§3.8 TTL电路与CMOS电路的接口内容提要内容提要 本章系统的讲述数字电路的基本逻辑单元电路——门电路。重点内容有：
1、半导体二极管、BJT管、MOS场效应管开关状态下的等效电路和外特性；
2、CMOS门电路的外特性及应用；
3、TTL门电路的外特性及应用。null§3.1 概述1、门电路：是用以实现基本逻辑运算和复合逻辑运算的单元电路。2、门电路的主要类型：与门、或门、非门、与非门、或非门、异或门等。3、门电路的输出状态与赋值对应关系：一般采用正逻辑图3.1.2 正逻辑与负逻辑
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
示法nullS开---vo输出高电平，对应‘1’。
S合---vo输出低电平，对应‘0’。（a）单开关电路 （b）互补开关电路
图3.1.1 用来获得高、低电平的基本开关电路4、如何获得高电平或者低电平呢？电子开关
（二极管、三极管）S1、S2一个闭合另一个断开，I=0,功耗极小。5、数字电路的发展5、数字电路的发展◆数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。
◆数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。电子管半导体分立器件数字集成电路6、数字集成电路的分类6、数字集成电路的分类1、按集成度分：SSI、MSI、LSI、VSI、USI等五类。集成度是指每一芯片所包含的三极管的个数。2、按制造工艺分：双极型IC 、单极型IC和混合型IC。2、按制造工艺分：双极型IC 、单极型IC和混合型IC。双极型IC：直到20世纪80年代初一直是主流IC。
缺点：功耗大。CMOS IC：出现于20世纪60年代后期，当前的主流IC。
优点：功耗极低。§3.2 半导体二极管门电路反向截止： 正向导通： 开关接通开关断开§3.2 半导体二极管门电路图3.2.1 二极管开关电路 半导体二极管相当于一个受外加电压极性控制的开关。图3.2.2 二极管的伏安特性3.2.1 半导体二极管的开关特性null图3.2.3 二极管伏安特性的几种近似方法正向导通压降和正向电阻不能忽略仅忽略正向电阻正向导通压降和正向电阻都忽略√null图3.2.4 二极管的动态电流波形半导体二极管的动态工作情况:(1)二极管外加电压由反向变正向时，正向导通电流的建立稍微滞后一点；(2)二极管外加电压由正向变反向时，产生较大的瞬态反向电流，并持续一定的时间；反向恢复时间tre ：反向电流从峰值衰减到峰值的十分之一所经过的时间二极管产生反向恢复过程的原因是：电荷存储效应。tre在纳秒数量级3.2.2 二极管与门0.7V0.7V0.7V3.7V输入变量输出变量( uDF=0.7V )3.2.2 二极管与门3.2.3 二极管或门0V2.3V2.3V2.3V3.2.3 二极管或门( uDF=0.7V )3.3.1 MOS管的开关特性1、MOS场效应管的类型及特性N沟道增强型MOS管P沟道增强型MOS管N沟道耗尽型MOS管P沟道耗尽型MOS管√3.3.1 MOS管的开关特性§3.3 CMOS门电路 CMOS集成电路中，以金属-氧化物-半导体场效应晶体管（ MOS场效应管）作为开关器件。图3.3.1 N沟道增强型MOS管的结构和符号图3.3.1 N沟道增强型MOS管的结构和符号 G:栅极 D:漏极 S:源极图3.3.2 N沟导 MOS管共源接法及其输出特性曲线
(a)共源接法 (b)输出特性曲线图3.3.2 N沟导 MOS管共源接法及其输出特性曲线
(a)共源接法 (b)输出特性曲线图3.3.3 NMOS管的转移特性曲线图3.3.3 NMOS管的转移特性曲线通过改变vGS控制iD的大小图3.3.4 NMOS管的基本开关电路图3.3.4 NMOS管的基本开关电路VGS > VT > 0
(开启电压）VGS < VT 图3.3.5 MOS管的开关等效电路
(a)截止状态 (b)导通状态图3.3.5 MOS管的开关等效电路
(a)截止状态 (b)导通状态VGS越大，RON越小。图中CI代表栅极的输入电容，数值约为几皮法。图3.3.6 P沟道增强型MOS管图3.3.6 P沟道增强型MOS管图3.3.7 P沟道增强型MOS管的漏极特性图3.3.7 P沟道增强型MOS管的漏极特性null图3.3.8 用P沟道增强型MOS管接成的开关电路2、MOSFET的开关作用2、MOSFET的开关作用MOSFET D 、 S极之间的开关状态受 VGS 的控制:增强型：N沟道P沟道VGS > VT > 0
(开启电压）VGS < VT VGS
VT 3.3.2 CMOS反相器的电路结构和工作原理3.3.2 CMOS反相器的电路结构和工作原理Complementary -Symmetry MOS
互补对称式MOST1(负载管）T2 (驱动管）T1 : ON
T2: OFFOFF
ON一、 CMOS反相器的电路结构和工作原理图3.3.11 CMOS反相器null‘0’
(0V)VGS< VT <0
导通VGS< VT
截止‘1’
(+VDD)1) vI = 0V 工作原理：设 VT= 2Vnull‘0’
(0V)VGS> VT
截止VGS> VT >0
导通‘1’
(+VDD)F2) vI = VDD null真 值 表：F1 导通 截止0 0 截止 导通1图3.3.12 CMOS反相器的电压传输特性图3.3.12 CMOS反相器的电压传输特性二、电压传输特性和电流传输特性当vIvo=VDD;
当vTNvo↓;
当vI>VDD-VTN时:(CD段)
T1=off, T2=on =>vo=0;vO 图3.3.12 CMOS反相器的电压传输特性图3.3.12 CMOS反相器的电压传输特性转折区的变化率很大，接近于理想的开关特性。CMOS反相器的输入端噪声容限较大。二、电压传输特性和电流传输特性反相器的阈值电压： VTH（threshold voltage）图3.3.13 CMOS反相器的电流传输特性图3.3.13 CMOS反相器的电流传输特性电流传输特性——漏极电流随输入电压而变化的曲线iD 使用时尽量避免使器件长期工作在这BC区间，以免因功耗过大而损坏。三、输入端噪声容限三、输入端噪声容限高电平噪声容限VNH为：VNH= VOH（min）-VIH（min） 在保证输出高、低电平不超过允许限度的条件下，输入电平的允许波动范围称为输入噪声容限。低电平噪声容限VNL为：VNL= VIL（max）-VOL（max）图3.3.14 输入端噪声容限示意图null图3.3.15 CMOS反相器输入噪声容限与VDD的关系 (a)不同VDD下的电压传输特性(b)噪声容限随VDD的变化曲线VDD越高，噪声容限越大。VNH= VNL= 30% VDD 3.3.3 CMOS反相器的静态输入特性和输出特性3.3.3 CMOS反相器的静态输入特性和输出特性一、输入特性 指从反相器输入端看进去的输入电压与输入电流的关系。由于CMOS反向器的栅极和衬底之间有SiO2绝缘层，所以CMOS反向器正常工作时，有iI=iG=0成立。但绝缘层非常薄，极易击穿 , 所以，制作CMOS器件时，集成了“输入保护电路”, 以保护绝缘层不被击穿。★为了正确地处理门电路与门电路，以及门电路与其它电路之间的连接问题，必须了解门电路输入端和输出端的伏安特性，即输入特性和输出特性。null图3.3.16 CMOS反相器的输入保护电路 （a）CC4000系列的输入保护电路（b）74HC系列的输入保护电路输入保护措施是有限度的，使用时还必须注意器件的正确使用方法。 D1、D2是保护二极管，正向压降0.7v，反向击穿电压30v。 D1是P型扩散区和N型衬底间自然形成的分布式二极管结构，用一条虚线和两个二极管表示。C1、C2是TP、TN管栅极等效电容。Rs是限流电阻，阻值1.5~2.5KΩ。D1D2null图3.3.17 CMOS反相器的输入特性
（a）图3.3.16 (a)电路的输入特性（b）图3.3.16(b)电路的输入特性☆ 当输入 0 < VI ≦ VDD ：输入电流 i I = 0,在正常工作范围内，保护二极管不起作用。☆ 当输入VI>VDD+VD时：保护二极管D1导通，输入电流 i I 迅速增加，同时将TP、TN管栅极电压钳位于VDD+VD。保证加在C2上的电压，不超过其耐压极限。☆ 当输入VI<－VD时：保护二极管D1导通，|i I| 随|VI|增加而增大。其变化斜率由R决定。null图3.3.18 vO= VOL时CMOS反相器的工作状态二、输出特性图3.3.19 CMOS反相器的低电平输出特性1、低电平输出特性 指从反相器输出端看进去的输出电压与输出电流的关系。3)由于UGS越大， TN管的导通电阻RON就越小，所以相同的IOL下，VDD越高，VOL越低。1)IOL实际流向：由负载电路流入门电路。灌电流负载null图3.3.20 vO= VOH时CMOS反相器的工作状态图3.3.21 CMOS反相器的高电平输出特性2、高电平输出特性1)IOH从门电路的输出端流出；
2)IOH增加，VOH下降；
3）相同的IOH下，VDD越高， RON越小，VOH越高。拉电流负载3.3.4 CMOS反相器的动态特性3.3.4 CMOS反相器的动态特性图3.3.22 CMOS反相器传输延迟时间的定义一、传输延迟时间tPHL、 tPLHCMOS电路的tPLH= tPHL。 平均传输延迟时间
（Propagation delay)指输出电压变化落后于输入电压变化的时间。二、交流噪声容限二、交流噪声容限 当输入信号为窄脉冲，而且脉冲宽度接近于门电路传输延迟时间的情况下，为使输出状态改变所需要的脉冲幅度将远大于直流信号幅度。 交流噪声容限是指门电路对窄脉冲噪声的承受能力。 传输延迟时间越长，交流噪声容限越大；传输延迟时间与电源电压和负载电容有关，因此，交流噪声容限也受电源电压和负载电容的影响。null图3.3.23 CMOS反相器的交流噪声容限噪声电压作用时间越短、电源电压越高，则交流噪声容限越大。null三、动态功耗PC = CLf (VDD)2负载电容消耗的功耗PC
MOS管的瞬时导通功耗PT图3.3.24 CMOS反相器对负载电容的充、放电电流波形f为输入信号的重复频率CL放电CL充电null图3.3.25 CMOS反相器的瞬时导通电流PT = CPDf (VDD)2其中，CPD称为功耗电容（20pF）。null图3.3.26 CMOS反相器的静态漏电流 （a） vI= 0 （b） vI=VDD全部功耗：PS为静态功耗null例3.3.1：计算CMOS反相器的总功耗PTOT。已知电源电压VDD=5V，静态电源电流IDD=1 µA，负载电容CL=100pF，功耗电容CPD=20pF。输入信号近似于理想的矩形波，重复频率f=100kHz。=（100+20）×10-12 ×100 ×103 ×52=0.3（mW）静态功耗为： PS=IDDVDD=10-6 ×5=0.005（mW）总功耗为：PTOT=PD+PS=0.305mW动态功耗为：3.3.5 其他类型的CMOS门电路3.3.5 其他类型的CMOS门电路工作原理:0 0 √√ 10 1 √ √ 11 0 √√ 11 1 √√ 01. CMOS与非门电路一、其他逻辑功能的 CMOS门电路2. CMOS或非门电路2. CMOS或非门电路工作原理:结构:0 0 √ √× × 10 1 √× × √ 0 1 0 × √ √× 0 1 1 × × √√ 0 3、带缓冲级的CMOS门电路3、带缓冲级的CMOS门电路为了克服上述缺点，可在门电路的输入、输出端增设“缓冲器”。CMOS与非门电路的缺点：1）输出电阻RO的大小，受输入端状态的影响；2）输出电平VOL、VOH，受输入端数目的影响。缓冲器可由CMOS反相器组成。增加缓冲器后，电路的逻辑功能将改变：&≥1Y=A+BY=A·B二、 漏极开路输出门电路（OD门）二、 漏极开路输出门电路（OD门）图3.3.31 漏极开路输出的与非门（a）电路结构（b）逻辑符号TN漏极开路输出门电路的输出端必须外接负载电阻才可以工作。null1、输出电平变换2、线与：输出端并联使用实现“与逻辑”线与逻辑用一级门电路实现了两级门电路（与或非）的逻辑功能。 只要满足TN的ROFF>>RL>>RON,VOH=VDD2,VOL=0。漏极开路输出——为了满足输出电平变换、吸收大负载电流及实现线与连接等需要。nullY=Y1 Y2 Y3任 0 则 0全 1 则 13、外接电阻阻值的计算3、外接电阻阻值的计算(a)外接电阻最大值为保证输出高电平不低于规定的数值， RL不能太大。IOH:OD门输出管截止时的漏电流； IIH:负载门高电平输入电流；
n:并联OD门的数目；m:负载门电路高电平输入电流的数目。null(b)外接电阻最小值最坏情况：只有一个OD门的输出MOS 管导通。m’:负载门电路低电平输入电流的数目。为保证负载电流不超过输出MOS管允许的最大电流，RL不能太小！null◆例3.3.2（P96）。
◆为什么MOS门电路计算RL时负载门不管是高电平还是低电平输入负载电流数目均采用输入端数？
即m=m’= 并接的输入端数三、 CMOS传输门三、 CMOS传输门1、电路结构： 传输门(TG—TransmissionGate）也是构成各种逻辑电路的一种基本单元电路。null2、工作原理：设 VDD=5v, 0≤vi ≤5v:T1 T2都截止,输入输出之间呈高阻态, 传输门截止；0
材料
关于××同志的政审材料调查表环保先进个人材料国家普通话测试材料农民专业合作社注销四查四问剖析材料
和化纤织物包装，最好采用金属屏蔽层作包装材料；
②组装、调试时，应使电烙铁和其他工具、仪表、工作台面等良好接地。必要时带防静电手套；
③不用的输入端不应悬空。应根据逻辑要求或接电源VDD(与非门)，或接地(或非门)， 或与其它输入端连接。二、输入电路的过流保护
①输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻；
②输入端接有大电容时，应在输入端与电容之间接入保护电阻；null图3.3.43 输入端接大电容时的防护图3.3.44 输入端接长线时的防护③输入端接长线时，应在门电路的输入端接入保护电阻。因长线上不可避免地伴有分布电容、分布电感，信号突变时可能产生正、负振荡的脉冲。根据经验：RP=VDD/1mA，且当长度大于10米后，每增加10米，RP的值应增加1KΩ。null*三、防止锁定效应 ①在输入端和输出端设置钳位电路；
②在VDD可能出现高压时，加电源去耦电路；
③多电源供电时，应先接通CMOS电源，或最后关闭CMOS电路电源。 3.3.7 CMOS数字集成电路的各种系列3.3.7 CMOS数字集成电路的各种系列CMOS门电路的系列产品：CC4000/4000B系列（基本的CMOS)54/74HC系列（高速CMOS）54/74HCT系列（与TTL兼容的高速CMOS）54/74AHC系列（改进的高速CMOS ）74LVC系列（低压CMOS）74ALVC系列（改进的低压CMOS）54/74AHCT系列（与TTL兼容的改进高速CMOS ）null 表3.3.2 各种CMOS系列门电路性能的比较（74XX04为例）表中给出的参数（除电源电压以外），74HC/HCT和74AHC/AHCT是VDD=4.5V下的参数，74LVC04/ALVC04是VDD=3V下的参数 （P106）nullCMOS集成电路是目前的主流器件：２、是电压控制元件，静态功耗小。3、允许电源电压范围宽（318V）。4 、扇出系数大，抗噪声容限大。优点１、工艺简单，集成度高。CMOS集成电路是目前的主流器件：§3.5 TTL门电路§3.5 TTL门电路◆TTL门电路：输入和输出端结构都采用了半导体晶体管，称之为: Transistor— Transistor Logic。3.5.1 双极型三极管的开关特性3.5.1 双极型三极管的开关特性1、BJT的开关作用NPN型BJT工作状态和特点null图3.5.3 双极型三极管的基本开关电路图3.5.5 双极型三极管的开关等效电路 (a)截止状态
(b)饱和导通状态截止时，vo=VOH≈VCC;
饱和时， vo=VOL≈0V;五、双极型三极管的动态开关特性五、双极型三极管的动态开关特性图3.5.6 双极型三极管的动态开关特性六、 三极管反相器六、 三极管反相器钳位二极管 1)为了保证在输入低电平时三极管可靠截止，常在基极接入R2和负电源VEE。null 2)为了保证在输入高电平时三极管工作在深度饱和状态，以使输出电平接近零，电路的参数必须合适，以保证IB > IBS （饱和基极电流）。例3.5.1 电路及参数如图所示，试计算输入高、低电平时对应的输出电平，并说明电路参数的
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
是否合理。VCE(sat)=0.1Vnull1)当vI=VIL=0V时:解：三极管可靠截止iC= 0，vO=VCC=5V2)当vI=VIH=5V时:由戴维南等效电路图2.3.4可得出：null三极管工作在深度饱和状态。 由1）2）
分析
定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析
可知，电路参数的设计合理。vO =VCE(sat) ≈0V3.5.2 TTL反相器的电路结构和工作原理3.5.2 TTL反相器的电路结构和工作原理一、电路结构与工作原理null输入级倒相级输出级1、当输入A为低电平VIL=0.2V时：0.2VT1导通，T2截止， T5截止，Vc2为高电平，从而T4导通，输出为高电平VOH。VOH=5 –VD2-VBE4 -VR23.4V(vO)(vI)null输入级倒相级输出级2、当输入A为高电平VIH=3.4V时：3.4V4.1V3.4V1.4VT1导通,T2导通,T5导通, T4截止；
输出为低电平VOL。1.0VT1:发射结反偏，集电结正偏，处于倒置放大状态C、E作用颠倒。(vO)(vI)逻辑功能：null输入级倒相级输出级输出级：推拉式电路，有效地降低了输出级的静态功耗并提高了驱动负载的能力；
D1：嵌位二极管，抑制输入端可能出现的负极性干扰脉冲，防止输入电压为负时T1的发射极电流过大;
D2：确保T5饱和导通时T4可靠截止。二、电压传输特性图3.5.10 TTL反相器的电压传输特性二、电压传输特性当输入VI<0.6V时，T5截止T4导通，输出VO为高电平;当输入1.3V>VI>0.6V时，T5截止T4导通，但T2导通放大，输出VO线性下降;当输入为1.4V左右时，T5、T2导通，但T4截止，输出VO急剧下降为低电平。当输入继续升高，T5、T2导通，T4截止，输出VO为低电平不再变化。即输出电压随输入电压的变化曲线。VTHVTH为阈值电压或门槛电压。nullTTL反相器理想的电压传输特性VTH=1.4V三、输入端噪声容限三、输入端噪声容限74系列门电路的
标准
excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载
参数为：VOH（min）=2.4V, VOL（max）=0.4V, VIH（min）=2V, VIL（max）=0.8V故VNH=0.4V高电平噪声容限VNH为：VNH= VOH（min）-VIH（min）低电平噪声容限VNL为：VNL= VIL（max）-VOL（max）VNL=0.4V3.5.3 TTL反相器的静态输入特性和输出特性3.5.3 TTL反相器的静态输入特性和输出特性图3.5.11 TTL反相器的输入端等效电路图3.5.12 TTL反相器的输入特性1、输入电压为VIL时，相应的低电平输入电流IIL约为1mA，方向为流出。
2、输入电压为VIH时，相应高电平输入电流IIH约为40A，方向为流进。一、输入特性二、输出特性—高电平输出特性二、输出特性—高电平输出特性图3.5.13 TTL反相器高电平输出等效电路图3.5.14 TTL反相器高电平输出特性输出高电平时，负载电流的方向为流出。iL较小时， iL对VOH的影响很小， iL较大时， VOH随iL绝对值的增加成线性下降。由于受功耗的限制，实际工作中输出电流IOH不超过0.4mA。IOH≤0.4mA二、输出特性—低电平输出特性二、输出特性—低电平输出特性图3.5.15 TTL反相器低电平输出等效电路图3.5.16 TTL反相器低电平输出特性说明：输出低电平时，负载电流的方向为流进。由于T5饱和导通时c-e间的内阻很小，所以负载电流增加时VOL 尽稍有升高， VOL与iL在较大范围里成线性。IOL≤16mA输入输出特性总结输入输出特性总结1、无论是输入还是输出，电流和电压是相互影响的，其关系由特性曲线确定。
2、在实际工作中，当电流变化时会影响电压的值，当电压的变化超出0和1的逻辑定义时，它就是无效的！应用举例：例3.5.2应用举例：例3.5.2G1可以驱动多少个TTL门？
其中VOH3.2V,VOL0.2V0iIiI=1mAiL<=16mAiL=NiINiI<=16mAN<=161VOHiL<=7.5mAiL<=0.4mAiLiIiI=40AiL=iINiIN<=0.4mAN<=10N<=10
扇出系数扇出系数：与非门电路输出能驱动同类门的个数。三、输入端负载特性三、输入端负载特性问题：这时，输入B是“1”还是“0”？nullRp <1.45k相当于输入低电平；图3.5.18 TTL反相器输入端经电阻接地 时的等效电路Rp >1.45k相当于输入高电平。图3.5.19 TTL反相器输入端负载特性1.4v悬空引脚等效为
输入高电平1Vi =1.4V时，T2、T5饱和导通1.45knull例3.5.3 在图3.5.20电路中，为保证G1门输出的高、低电平能正常的传送到G2门的输入端，要求vO1=VOH时vI2≥VIH(min)，vO1=VOL时vI2≤VIL(max)，试计算RP的最大允许值。已知G1和G2均为74系列的反相器，VCC=5V,VOH=3.4V,VOL=0.2V, VIH(min) =2.0V, VIL(max) =0.8V。解：1）计算vO1=VOH ，vI2≥VIH(min)时RP的允许值：图3.5.20VOH -IIH RP ≥VIH(min)由图3.5.12得IIH=0.04mAVOHVIH(min)null2）计算vO1=VOL，vI2≤VIL(max)时RP的允许值：G2门输入端等效电路VOLVOLVIL(max)√3.5.4 TTL反相器的动态特性3.5.4 TTL反相器的动态特性tPHLtPLH导通传输
时间截止传输
时间波形边沿变坏有延迟变化 平均传输延迟时间
（Propagation delay)典型值：3 10 ns一、传输延迟时间二、交流噪声容限（a）正脉冲噪声容限（b）负脉冲噪声容限图中tw表示输入脉冲宽度，VNA表示输入脉冲幅度。 在图（a）中将输出高电平降至2.0V时对应的（某一宽度的）输入正脉冲幅度定义为正脉冲噪声容限。 在图（b）中将输出低电平升至0.8V时对应的（某一宽度的）输入负脉冲幅度定义为负脉冲噪声容限。注意：交流噪声容限实际上也反映了门电路对输入信号的脉宽和幅度的要求。图3.5.22TTL反相器的交流噪声容限正脉冲使反相器的输出高电平下降；负脉冲使反相器的输出低电平升高。二、交流噪声容限三、电源的动态尖峰电流三、电源的动态尖峰电流 通过计算可以证明，TTL门电路在稳态状态下，输出电平不同时,它从电源所取的电流也不一样。 由图3.5.23(a)可见,若输入为高电平,则T1 、T2和T5导通， T4截止，输出低电平，电源电流ICCL等于iB1和iC2之和。 由图3.5.23(b)可见,若输入低电平(0.2V),则T1和T4导通, T2和T5截止，输出高电平，电源电流ICCH等于iB1 。如果T1发射结的导通电压为0.7V，则vB1=0.9V,于是得到：图3.5.23 TTL反相器电源电流的计算
（a）vO＝VOL 的情况 （b） vO＝VOH的情况图3.5.23 TTL反相器电源电流的计算
（a）vO＝VOL 的情况 （b） vO＝VOH的情况null 动态情况下，特别是在输出电压由低电平突变为高电平的过程中，由于T5原来在深度饱和状态，所以T4的导通必然先于T5的截止，这样就出现了短时间内T4和T5同时导通的状态，有很大的瞬时电流流经T4和T5，使电源电流出现尖峰脉冲。电源电流的最大瞬时值：ICCM=iC4+ iB4+ iB1=34.7mA电源尖峰电流带来的影响主要表现在两个方面:①使电源的平均电流增加,且信号频率越高、门电路的传输延迟时间tPLH越长，电流平均值增加越多。②多个门电路同时转换状态时，尖峰电流将增大，形成系统内部噪声。null例3.5.4 若74系列TTL反相器的电路参数如图3.5.9所给出，并知tPLH=15ns,试计算在f=5MHz的矩形波输入电压信号作用下电源电流的平均值。输入电压信号的占空比（高电平持续时间与周期之比）为50%。考虑电源动态尖峰电流的影响之后，电源电流的平均值为：解：3.5.5 其它类型的TTL门电路3.5.5 其它类型的TTL门电路图3.5.27 TTL与非门电路多发射极三极管一、其它逻辑功能的门电路null图3.2.29 TTL或非门电路null图3.5.30 TTL与或非门null图3.5.31 TTL异或门二、 集电极开路门电路（OC门）二、 集电极开路门电路（OC门）去掉标准TTL与非门null符号：集电极悬空工作时输出端需外接上拉负载电阻 RL和电源 。1 . 集电极开路与非门电路结构只要RL和电源电压的数值选择得当，就能够既保证输出的高、低电平符合要求，输出端三极管的负载电流又不过大。null注：负载门为TTL与非门电路的输入端并联时，m’指负载门的个数，而不是输入端的数目。因为TTL与非门输入端并联后总的低电平输入电流和每个输入端单独接低电平时的输入电流是一样的。2.OC门外接负载电阻RL的计算null例3.5.5 试为图3.5.37电路中的外接负载电阻RL选定合适的阻值。已知G1、G2为OC门，输出管截止时的漏电流为IOH=200 A,输出管导通时允许的最大负载电流ILM=16mA。 G3、G4 和G5均为74系列与非门，它们的低电平输入电流IIL=1mA，高电平输入电流IIH=40 A。给定VCC’=5V，要求OC门输出的高电平VOH≥3.0V,低电平VOL≤0.4V。图3.5.37解：三 、三态输出门电路（TS门）三 、三态输出门电路（TS门）1 . 三态与非门的电路结构控制端(使能端:Enable） 2 . 工作原理 2 . 工作原理F与非工作状态（1） E=“0”nullF（2） E=“1” E=“1”时：F=Z
(高阻状态)null符号：功能表：接低电平时
为工作状态null若去掉使能端的非门：+5V3.5.6 TTL数字集成电路的各种系列3.5.6 TTL数字集成电路的各种系列 前面介绍的TTL电路是一个典型的电路,它基本上是国产CT1000(相当于国际74)系列产品。TTL电路的一个重要性能指标就是延迟-功耗积，即对于一个高质量的门电路，既要求工作速度高，又要求其功耗小。为了实现这一目标TTL电路的设计者一直在不断努力，对原有电路进行了多方面的改进，相继开发出了：CT2000（74H）、CT3000（74S）、CT4000（74LS）。一、74H系列74H系列又称高速系列，和74系列相比主要是减小了电路中各电阻值。 74H系列与非门(74H00)的电路结构null1、改进之一：引入肖特基二极管SBD 74H系列门电路的平均传输延迟时间比74系列缩短了一半，但电路的电源平均电流约增加了一倍。即延迟-功耗积未得到改善，已被淘汰。二、74S系列 74S系列又称肖特基（Schottky）系列。 通过对74系列电路的动态分析发现，影响其工作速度的主要原因是电路中的三极管导通时工作在深度饱和状态。所以提高电路工作速度的最好办法是避免三极管工作在深度饱和状态。于是在该系列电路中引入了抗饱和三极管。 抗饱和三极管也就是在普通三极管的基极和集电极之间接一肖特基二极管（Schottky Barrier Diode—SBD） SBD—利用金属和半导体相接触在交界面形成势垒的二极管。null SBD起到抵抗BJT过饱和的作用，它使电路的开关时间大为缩短，从而提高了BJT电路的速度。 采用肖特基二极管为什么能提高TTL电路的速度？工作特点（1）它和PN结一样，同样具有单向导电性；（2）导通阈值电压较低，如Al-SiSBD的阈值电压约为0.4~0.5V；（3）势垒二极管的导电机构是多数载流子，因而电荷存储效应很小。null2、改进之二：引入了由T6、RB和RC组成的有源泻放电路。当T2由截止变为导通的瞬间，由于T6的基极回路中串接了电阻RB，所以T5的基极必然先于T6的基极导通，使T2发射极的电流全部流入T5的基极，从而加速了T5的导通过程。 而在稳态下，由于T6的分流作用，减少了T5的基极电流，也就减轻了T5的饱和程度，这又有利于加快T5从导通变为截止的过程。null 当T2从导通变为截止后，因为T6仍处于导通状态，为T5的基极提供了一个瞬间的低阻泻放回路，使T5得以迅速截止。因此，有源泻放回路的存在缩短了门电路的传输延迟时间。采用抗饱和电路带来缺点：输出低电平升高。图3.5.41 74S系列反相器的电压传输特性null三、74LS系列（低功耗肖特基系列）74S系列由于采用的电阻较小，其功耗仍偏大。为了降低功耗，74LS系列大幅度的提高了电路中的各个电阻。同时，将R5原来接地的一端改接到输出端，以减小T3导通时R5上的功耗。 74LS系列的功耗仅为74S系列的五分之一，74H系列的十分之一。 为了缩短传输延迟时间、提高开关速度，在74S系列的基础上再进行了一大改进，即将输入端的多发射极三极管改为SBD，因为这种二极管无电荷存储效应。null 此外，为进一步加速电路开关状态的转换过程，又接入了D3、D4这两个SBD。 当输出由高电平跳变为低电平时，D4→T2的集电极→ T5的基极为输出端的负载电容提供了一条放电回路，既加快了负载电容的放电速度，又为T5增加了基极电流，加速了T5的导通过程。同时D3也通过T2为T4的基极提供了一个附加的低内阻放电通路，使T4更快地截止。 由于采用了一系列的措施，虽然电阻阻值增大了很多，但传输延迟时间仍可达到74系列的水平。74LS系列的延迟-功耗积是上述四种TTL电路中最小的，仅为74系列的五分之一，74S系列的三分之一。四、74AS和74ALS系列（结构与74LS相似，电阻减小了）、74ALS（采用了较高的电阻值，改进了工艺，延迟功耗积最小）null五、74F（Fast TTL）系列在速度和功耗两方面都介于74AS和74ALS系列之间。TTL门电路的系列分类（高速）（低功耗）（低功耗、高速度）（非标准型）（标准TTL ）TTL门电路的系列分类TTL门电路的系列分类54/74系列 (基本 TTL）54/74S系列 (肖特基 TTL）54/74LS系列 (低功耗肖特基 TTL）54/74ALS系列 (先进的低功耗肖特基 TTL）54/74AS系列 (先进的肖特基 TTL）54/74F系列 (高速 TTL） 对于每种TTL 子系列，要在开关时间短、功耗小和抗干扰性强这三个要求之间作折衷选择。null表3.5.1各种系列TTL电路（74XX00）特性参数比较（P138）null*3.6 其它类型的双极型数字集成电路
二极管-三极管逻辑电路（DTL电路）
高阈值逻辑电路（HTL电路）
发射极耦合逻辑电路（ ECL电路§ 3.6.1 ）
集成注入逻辑电路（ I2L电路§ 3.6.2 ）
*3.7 Bi-CMOS电路
双极型- CMOS电路：逻辑部分采用CMOS结构，输出级采用双极型三极管。具有CMOS电路的低功耗和双极型电路低输出内阻的优点。* 3.8 TTL电路与CMOS电路的接口* 3.8 TTL电路与CMOS电路的接口考虑两个问题（2）驱动器件的扇出系数问题。（1）驱动器件与负载的电压兼容性问题；驱动门 负载门VOH(min) ≥VIH(min)VOL(max) ≤VIL(max)IOH(max) ≥nIIH(max)IOL(max) ≥mIIL(max)即要求：图3.8.1 驱动门与负载门的连接null一、用TTL电路驱动CMOS电路（1）用TTL电路驱动74HC和74AHC系列CMOS电路VOH(min) IIH(max)IOL(max) >IIL(max)图3.8.3 用接入上拉电阻提高TTL电路输出的高电平式中，IO为TTL电路输出级T5管截止时的漏电流。IO和IIH很小，只要RU不大，VOH≈VDD。null（2）用TTL电路驱动74HCT和74AHCT系列CMOS电路当负载的VIH(min)超过驱动能够承受的电压时，应采用OC结构的TTL电路为驱动；或者用带电平偏移的门电路实现电平变换。用带电平偏移的门电路实现电平变换无需外加任何元、器件。null二、用CMOS 电路驱动TTL电路图3.8.4 通过电流放大器驱动TTL电路VOH(min) > VIH(min)VOL(max) IIH(max)IOL(max) >IIL(max)可以直接驱动。在大负载电流要求的情况下：
可以使用分立器件的电流放大器实现电流扩展三、门电路带其他负载时的接口电路三、门电路带其他负载时的接口电路1、用门电路直接驱动显示器件：关键在于确定限流电阻的大小。四、抗干扰措施在实际设计过程中，注意以下几点：1、多余输入端的处理2、去耦合滤波器（1）对公共电源的 处理：C=10~100uFnull（2）对系统中每一片集成芯片电源输入端的 处理：在电源端并接0.1uF的电容器滤波。3、接地和安装工艺三类地线保护地线：以安全为目的的地线，通常与金属机架、机壳相连。工作地线：为设备中各个电路提供稳定的零基准电位的地线。（电源地、信号地等）屏蔽地线：为了抑制噪声，电缆、变压器等的屏蔽层需接地。注意：设备的三种地线最终要连接到一个公共点。本章小结本章小结一、门电路—构成数字电路的基本单元。
二、要求掌握常用门电路的逻辑符号和逻辑功能,
以及门电路的外特性及应用。CMOS门电路：非门、与非门、或非门。( OD门、TS门、传输门 )三、数字集成电路的分类三、数字集成电路的分类按工艺分双极型（TTL电路、ECL电路、I2L电路）MOS型（CMOS、NMOS、PMOS电路)BiCMOS型按输出结构分互补输出/推拉式输出OD输出/OC输出三态输出课后练习题3.2、题3.3；（基本门电路逻辑功能）
题3.8；（OD门、TS门电路逻辑功能）
题3.9； （OD门电路外接上拉电阻的计算）
题3.14、3.15；（TTL、CMOS门电路输入负载特性）
题3.18、3.20；（ TTL、CMOS门电路输入电路结构、输入负载特性）
题3.23；（OC门电路外接上拉电阻的计算）
题3.29;（门电路输出结构特性）课后练习null 第三章
结 束
浙公网安备 33021202002483