下载

1下载券

加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 电子技术基础数字部分第五版课后答案

电子技术基础数字部分第五版课后答案.pdf

电子技术基础数字部分第五版课后答案

jskazhoulei
2011-09-19 0人阅读 举报 0 0 暂无简介

简介:本文档为《电子技术基础数字部分第五版课后答案pdf》,可适用于高等教育领域

第一章数字逻辑习题.数字电路与数字信号图形代表的二进制数..一周期性数字波形如图题所示试计算:()周期()频率()占空比例MSBLSB(ms)解:因为图题所示为周期性数字波所以两个相邻的上升沿之间持续的时间为周期T=ms频率为周期的倒数f=T=s=HZ占空比为高电平脉冲宽度与周期的百分比q=msms*=数制将下列十进制数转换为二进制数八进制数和十六进制数(要求转换误差不大于−()()解:()()D==()B=()B=()O=(F)H()()D=()B=()O=(B)H二进制代码将下列十进制数转换为BCD码:()()解:()D=()BCD试用十六进制写书下列字符繁荣ASCⅡ码的表示:P()()()you()解:首先查出每个字符所对应的二进制表示的ASCⅡ码然后将二进制码转换为十六进制数表示。()“”的ASCⅡ码为则()B=(B)H()的ASCⅡ码为,()B=()H()you的ASCⅡ码为本,,,对应的十六进制数分别为,F,()的ASCⅡ码为,,对应的十六紧张数分别为,逻辑函数及其表示方法在图题中已知输入信号AB`的波形画出各门电路输出L的波形。课后答案网wwwkhdawcom解:(a)为与非(b)为同或非即异或课后答案网wwwkhdawcom第二章逻辑代数习题解答用真值表证明下列恒等式()ABABAB⊕=(A⊕B)=ABAB解:真值表如下ABAB⊕ABABAB⊕ABAB由最右边栏可知AB⊕与ABAB的真值表完全相同。用逻辑代数定律证明下列等式()()AABCACDCDEACDE=解:()AABCACDCDE()ABCACDCDE=AACDCDE=ACDCDE=ACDE=用代数法化简下列各式()()ABCBC解:()ABCBC()()ABCBC=ABACBBBCCBC=(ABCABB=)ABC=()()()()()ABABABAB解:()()()()ABABABAB()()ABABABAB=⋅⋅课后答案网wwwkhdawcomBABAB=ABB=AB=AB=()ABCDABDBCDABCBDBC解:ABCDABDBCDABCBDBC()(()()())ABCDDABDBCDCBACADCDBACADBACDABBCBD=====画出实现下列逻辑表达式的逻辑电路图限使用非门和二输入与非门()LABAC=()()LDAC=课后答案网wwwkhdawcom()()()LABCD=已知函数L(ABCD)的卡诺图如图所示试写出函数L的最简与或表达式解:(,,,)LABCDBCDBCDBCDABD=用卡诺图化简下列个式()ABCDABCDABADABC课后答案网wwwkhdawcom解:ABCDABCDABADABC()()()()()ABCDABCDABCCDDADBBCCABCDD=ABCDABCDABCDABCDABCDABCDABCD=()(,,,)(,,,,,)(,,,,,)LABCDmd=∑∑解:LAD=()(,,,)(,,,)(,,,,,)LABCDmd=∑∑解:LADACAB=课后答案网wwwkhdawcom已知逻辑函数LABBCCA=试用真值表,卡诺图和逻辑图(限用非门和与非门)表示解:>由逻辑函数写出真值表ABCL>由真值表画出卡诺图>由卡诺图,得逻辑表达式LABBCAC=用摩根定理将与或化为与非表达式LABBCACABBCAC==⋅⋅>由已知函数的与非与非表达式画出逻辑图课后答案网wwwkhdawcom第三章习题MOS逻辑门电路根据表题所列的三种逻辑门电路的技术参数试选择一种最合适工作在高噪声环境下的门电路。表题逻辑门电路的技术参数表(min)OHVVVOL(max)V(min)IHVV(max)ILVV逻辑门A逻辑门B逻辑门C解:根据表题所示逻辑门的参数以及式()和式()计算出逻辑门A的高电平和低电平噪声容限分别为:NHAV==VV=V(min)OHV(min)IHV(max)NLAV==VV=V(max)ILV(max)OLV同理分别求出逻辑门B和C的噪声容限分别为:NHBV=VNLBV=VNHCV=VNLCV=V电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门C根据表题所列的三种门电路的技术参数,计算出它们的延时功耗积,并确定哪一种逻辑门性能最好表题逻辑门电路的技术参数表pLHtnsspHLtnDPmW逻辑门A逻辑门B逻辑门C解:延时功耗积为传输延长时间与功耗的乘积,即DP=tpdPD根据上式可以计算出各逻辑门的延时功耗分别为ADP=PLHPHLttDP=()ns*mw=*−J=PJ同理得出:BDP=PJCDP=PJ,逻辑门的DP值愈小,表明它的特性愈好,所以逻辑门C的性能最好为什么说HC系列CMOS与非门在V电源工作时,输入端在以下四种接法下都属于逻辑:()输入端接地()输入端接低于V的电源()输入端接同类与非门的输出低电压V()输入端接kΩ的电阻到地解:对于HC系列CMOS门电路来说,输出和输入低电平的标准电压值为:OLV=V,ILV=V,因此有:()=<ViILV=V,属于逻辑门()<V=ViILV,属于逻辑门()<<ViILV=V,属于逻辑门()由于CMOS管的栅极电流非常小,通常小于uA,在kΩ电阻上产生的压降小于mV即课后答案网wwwkhdawcomVi<V<ILV=V,故亦属于逻辑求图题所示电路的输出逻辑表达式解:图解所示电路中L=AB,L=BC,L=D,L实现与功能,即L=LLL,而L=••LE�,所以输出逻辑表达式为L=ABBCDE���图题表示三态门作总线传输的示意图图中n个三态门的输出接到数据传输总线DD……Dn为数据输入端CSCS……CSn为片选信号输入端试问:()CS信号如何进行控制,以便数据D,D,……Dn通过该总线进行正常传输()CS信号能否有两个或两个以上同时有效如果出现两个或两个以上有效,可能发生什么情况()如果所有CS信号均无效,总线处在什么状态解:()根据图解可知,片选信号CSCS……CSn为高电平有效,当CSi=时第i个三态门被选中,其输入数据被送到数据传输总线上,根据数据传输的速度,分时地给CSCS……CSn端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上()CS信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为又为()如果所有CS信号均无效,总线处于高阻状态试分析所示的CMOS电路说明它们的逻辑功能课后答案网wwwkhdawcom(A)(B)(C)(D)解:对于图题(a)所示的CMOS电路当EN=时和均导通和构成的反相器正常工作L=PTNTPTNTA当EN=时和均截止无论A为高电平还是低电平输出端均为高阻状态其真值表如表题解所示该电路是低电平使能三态非门其表示符号如图题解(a)所示。PTNT图题(b)所示CMOS电路EN=时导通或非门打开和构成反相器正常工作L=A当PTPTNTEN=时截止或非门输出低电平使截止输出端处于高阻状态该电路是低电平使能三态缓冲器其表示符号如图题解(b)所示。PTNT同理可以分析图题(c)和图题(d)所示的CMOS电路它们分别为高电平使能三态缓冲器和低电平使能三态非门其表示符号分别如图题(c)和图题(d)所示。AL高阻(a)AL课后答案网wwwkhdawcom高阻高阻(b)ENAL高阻高阻(cAL高阻高阻(d)为什么说TTL与非门的输入端在以下四种接法下都属于逻辑:()输入端悬空()输入端接高于V的电源()输入端接同类与非门的输出高电压V()输入端接kΩ的电阻到地。解:()参见教材图电路当输入端悬空时T管的集电结处于正偏Vcc作用于T的集电结和TT管的发射结使TT饱和使T管的集电极电位Vc=VcEsVBE==V而T管若要导通VB=Vc≥VBEVD==V故T截止。又因T饱和导通故与非门输出为低电平由上分析与非门输入悬空时相当于输入逻辑。()当与非门输入端接高于V的电源时若T管的发射结导通则VBE≥VT管的基极电位VB≥C=V。而VB≥V时将会使T的集电结处于正偏TT处于饱和状态使T截止与非门输出为低电平。故与非门输出端接高于V的电源时相当于输入逻辑。()与非门的输入端接同类与非门的输出高电平V输出时若T管导通则VB==。而若VB>V时将使T的集电结正偏TT处于饱和状态这时VB被钳位在V即T的发射结不可能处于导通状态而是处于反偏截止。由()()当VB≥V与非门输出为低电平。()与非门输入端接kΩ的电阻到地时教材图的与非门输入端相当于解图所示。这时输入电压为VI=(VccVBE)=()/()=V。若T导通则VBI=VBE==V。但VBI是个不可能大于V的。当VBI=V时将使T管的集电结正偏TT处于饱和使VBI被钳位在V因此当RI=kΩ时T将处于截止状态由()这时相当于输入端输入高电平。课后答案网wwwkhdawcom设有一个LS反相器驱动两个ALS反相器和四个LS反相器。()问驱动门是否超载?()若超载试提出一改进方案若未超载问还可增加几个LS门?解:()根据题意LS为驱动门同时它有时负载门负载门中还有LS。从主教材附录A查出LS和ALS的参数如下(不考虑符号)LS:=mA,=mA=mA(max)OLI(max)OHI(max)IHI个LS的输入电流为:=(max)ILI×mA=mA,=(max)IHI×mA=mA个ALS的输入电流为:=(max)ILI×mA=mA,=(max)IHI×mA=mA。①拉电流负载情况下如图题解(a)所示LS总的拉电流为两部分即个ALS的高电平输入电流的最大值=mA电流之和为mAmA=mA而LS能提供mA的拉电流并不超载。(max)IHI②灌电流负载情况如图题解(b)所示驱动门的总灌电流为mAmA=mA而LS能提供mA的灌电流也未超载。()从上面分析计算可知LS所驱动的两类负载无论书灌电流还是拉电流均未超图题所示为集电极门LS驱动个CMOS逻辑门已知OC门输管截止时的漏电流=mA负载门的参数为:=V,=V,==A试计算上拉电阻的值。课后答案网wwwkhdawcom从主教材附录A查得LS的参数为:=V=V=mA根据式()形式()可以计算出上拉电阻的值。灌电流情况如图题解(a)所示LS输出为低电平=(min)OHV(max)OLV(max)OLI(ILtotalI)ILI=×mA=mA,有=(min)pR(max)(max)()DDOLOLILtotalVVII−−=()()VmA−−≈KΩ拉电流情况如图题解(b)所示LS输出为高电平)=IHI=mA=mA×(IHtotalI由于<为了保证负载门的输入高电平取=V有(min)OHV(min)IHV(min)OHV(max)PR=(min)()()DDHOLtotalIHtotalVVoII−=()()VmA−−=KΩ综上所述PR的取值范围为Ω∼Ω设计一发光二极管(LED)驱动电路,设LED的参数为FV=V,DI=Ma若=V,当LED发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图CCV解:设驱动电路如图题解所示,选用LSO作为驱动器件,它的输出低电平电流=mA,=V,电路中的限流电阻(max)OLI(max)OLVR=(max)CCFOLDVVVI−−=()vmA−−≈Ω课后答案网wwwkhdawcom第四章组合逻辑习题解答..组合逻辑电路及输入波形(AB)如图题所示试写出输出端的逻辑表达式并画出输出波形。解:由逻辑电路写出逻辑表达式LABABAB==�首先将输入波形分段然后逐段画出输出波形。当AB信号相同时输出为不同时输出为得到输出波形。如图所示..试用输入与非门设计一个输入的组合逻辑电路。当输入的二进制码小于时输出为输入大于等于时输出为。解:根据组合逻辑的设计过程首先要确定输入输出变量列出真值表。由卡诺图化简得到最简与或式然后根据要求对表达式进行变换画出逻辑图)设入变量为ABC输出变量为L根据题意列真值表ABCL)由卡诺图化简经过变换得到逻辑表达式课后答案网wwwkhdawcom*LABCABC==)用输入与非门实现上述逻辑表达式..某足球评委会由一位教练和三位球迷组成对裁判员的判罚进行表决。当满足以下条件时表示同意有三人或三人以上同意或者有两人同意但其中一人是叫教练。试用输入与非门设计该表决电路。解:)设一位教练和三位球迷分别用A和BCD表示并且这些输入变量为时表示同意为时表示不同意输出L表示表决结果。L为时表示同意判罚为时表示不同意。由此列出真值表输入输出ABCDL)由真值表画卡诺图课后答案网wwwkhdawcom由卡诺图化简得L=ABACADBCD由于规定只能用输入与非门将上式变换为两变量的与非与非运算式*******LABACADBCDABACADBCD==)根据L的逻辑表达式画出由输入与非门组成的逻辑电路..判断图所示电路在什么条件下产生竞争冒险怎样修改电路能消除竞争冒险解:根据电路图写出逻辑表达式并化简得*LABBC=当A=C=时LBB=有可能产生竞争冒险为消除可能产生的竞争冒险增加乘积项使AC使*LABBCAC=修改后的电路如图课后答案网wwwkhdawcom试用HC设计键盘编码电路十个按键分别对应十进制数~编码器的输出为BCD码。要求按键的优先级别最高并且有工作状态标志以说明没有按键按下和按键按下两种情况。解:真值表电路图用译码器HC和适当的逻辑门实现函数F=解:将函数式变换为最小项之和的形式F==课后答案网wwwkhdawcom将输入变量A、B、C分别接入、、端并将使能端接有效电平。由于HC是低电平有效输出所以将最小项变换为反函数的形式L=在译码器的输出端加一个与非门实现给定的组合函数。七段显示译码电路如图题..(a)所示对应图题.(b)所示输人波形试确定显示器显示的字符序列解:当LE=时图题。(a)所示译码器能正常工作。所显示的字符即为AAAA所表示的十进制数显示的字符序列为、、、、。当LE由跳变时数字被锁存所以持续显示。试用选数据选择器HC产生逻辑函数(,,)(,,,)LABCm=∑解:HC的功能表如教材中表解所示。根据表达式列出真值表如下。将变量A、B分别接入地址选择输入端、变量C接入输入端。从表中可以看出输出L与变量C之间的关系当AB=时L=C因此数据端SSI接C当AB=时L=,CI接当AB为和时L分别为和数据输入端CI和I分别接和。由此可得逻辑函数产生器如图解所示。课后答案网wwwkhdawcom输入输出ABCLL=CLC=应用HC实现如下逻辑函数。解:mmmCBACBACBAF==D=D=D=,其他=课后答案网wwwkhdawcom.试用数值比较器HC设计一个BCD码有效性测试电路当输人为BCD码时输出为否则为。解:测试电路如图题解..所示当输人的BCD码小于时FA<B输出为否则为。..由位数加法器HC构成的逻辑电路如图题。.所示M和N为控制端试分析该电路的功能。解:分析图题.所示电路根据MN的不同取值确定加法器HC的输入端BBBB的值。当MN=时加法器HC的输人端BBBB=则加法器的输出为S=I。当MN=时输入端BBBB=加法器的输出S=I+。同理可分析其他情况如表题解..所示。该电路为可控制的加法电路。课后答案网wwwkhdawcom第六章习题答案已知某时序电路的状态表如表题.所示输人为A试画出它的状态图。如果电路的初始状态在b输人信号A依次是、、、、、、试求其相应的输出。解:根据表题。.所示的状态表可直接画出与其对应的状态图如图题解.。(a)所示。当从初态b开始依次输人、、、、、、信号时该时序电路将按图题解.(b)所示的顺序改变状态因而其相应的输出为、、、、、、。试分析图题。.(a)所示时序电路画出其状态表和状态图。设电路的初始状态为试画出在图题..(b)所示波形作用下Q和z的波形图。课后答案网wwwkhdawcom解:状态方程和输出方程:分析图题.。所示电路写出它的激励方程组、状态方程组和输出方程画出状态表和状态图。解:激励方程状态方程课后答案网wwwkhdawcom输出方程Z=AQQ根据状态方程组和输出方程可列出状态表如表题解..所示状态图如图题解。.所示。分析图题..所示同步时序电路写出各触发器的激励方程、电路的状态方程组和输出方程画出状态表和状态图。解:激励方程状态方程输出方程课后答案网wwwkhdawcom根据状态方程组和输出方程列出该电路的状态表如表题解所示状态图如图题解。.所示。用JK触发器设计一个同步时序电路状态表如下解:所要设计的电路有个状态需要用两个JK触发器实现。()列状态转换真值表和激励表由表题。.所示的状态表和JK触发器的激励表可列出状态转换真值表和对各触发器的激励信号如表题解.。所示。课后答案网wwwkhdawcom()求激励方程组和输出方程由表题解..画出各触发器J、K端和电路输出端y的卡诺图如图题解..(a)所示。从而得到化简的激励方程组输出方程Y=QQQQA由输出方程和激励方程话电路课后答案网wwwkhdawcom试用下降沿出发的D触发器设计一同步时序电路状态图如(a),SSS的编码如(a)解:图题.。(b)以卡诺图方式表达出所要求的状态编码方案即S=Si=S=S为无效状态。电路需要两个下降沿触发的D触发器实现设两个触发器的输出为Q、Q输人信号为A输出信号为Y()由状态图可直接列出状态转换真值表如表题解。.所示。无效状态的次态可用无关项×表示。()画出激励信号和输出信号的卡诺图。根据D触发器的特性方程可由状态转换真值表直接画出个卡诺图如图题解.。(a)所示。|()由卡诺图得激励方程课后答案网wwwkhdawcom输出方程Y=AQ()根据激励方程组和输出方程画出逻辑电路图如图题解..(b)所示。()检查电路是否能自启动。由D触发器的特性方程Q^←l=D可得图题解.(b)所示电路的状态方程组为代入无效状态可得次态为输出Y=。如图(c)课后答案网wwwkhdawcom试画出图题⒍⒌所示电路的输出(QQ)波形分析电路的逻辑功能。解:HC功能由SS控制保持右移左移并行输入当启动信号端输人一低电平时使S=这时有S。=Sl=移位寄存器HC执行并行输人功能QQQQ=DDDD=。启动信号撤消后由于Q。=经两级与非门后使S=这时有SS=寄存器开始执行右移操作。在移位过程中因为QQ、Q、Q中总有一个为因而能够维持SS=状态使右移操作持续进行下去。其移位情况如图题解所示。由图题解.。可知该电路能按固定的时序输出低电平脉冲是一个四相时序脉冲产生电路。试用上升沿触发的D触发器及门电路组成位同步二进制加计数器画出逻辑图解:位二进制计数器需要用个触发器。因是同步计数器故各触发器的CP端接同一时钟脉冲源。()列出该计数器的状态表和激励表如表题解所示‘课后答案网wwwkhdawcom()用卡诺图化简得激励方程()画出电路用JK触发器设计一个同步六进制加计数器解:需要个触发器课后答案网wwwkhdawcom()状态表激励表()用卡诺图化简得激励方程()画出电路图()检查自启动能力。当计数器进入无效状态时在CP脉冲作用下电路的状态将按课后答案网wwwkhdawcom→-→变化计数器能够自启动。试用HCT设计一个计数器其计数状态为自然二进制数~。解:由设计要求可知HCT在计数过程中要跳过~九个状态而保留~七个状态。因此可用“反馈量数法”实现:令HCT的数据输人端DDDD=并将进位信号TC经反相器反相后加至并行置数使能端上。所设计的电路如图题解。.所示。为异步清零同步置数。试分析电路说明电路是几进制计数器解:两片HCT级联后最多可能有=个不同的状态。而用“反馈置数法”构成的图题.。所示电路中数据输人端所加的数据它所对应的十进制数是说明该电路在置数以后从态开始计数跳过了个状态。因此该计数器的模M=-=即一百七十四进制计数器。试用HCT构成同步二十四一制计数器要求采用两种不同得方法。解:因为M=有<M<所以要用两片HCT。将两芯片的CP端直接与计数脉冲相连构成同步电路并将低位芯片的进位信号连到高位芯片的计数使能端。用“反馈清零法”或“反馈置数法”跳过-=个多余状态。反馈清零法:利用HCT的“异步清零”功能在第个计数脉冲作用后电路的输出状态为时将低位芯片的Q及高位芯片的Q信号经与非门产生清零信号输出到两芯片的异步清零端使计数器从状态开始重新计数。其电路如图题解..(a)所示。反馈置数法:利用HCT的“同步预置”功能在两片HCT的数据输入端上从高位到低位分别加上(对应的十进制数是)并将高位芯片的进位信号经反相器接至并行置数使能端。这样在第个计数脉冲作用后电路输出状态为使进位信号TC=将并行置数使能端置零。在第个计数脉冲作用后将状态置人计数器并从此状态开始重新计数。其电路如图题解。.(b)所示。课后答案网wwwkhdawcom课后答案网wwwkhdawcom第七章习题答案指出下列存储系统各具有多少个存储单元至少需要几根地址线和数据线。()K×()K×()lM×()K×解:求解本题时只要弄清以下几个关系就能很容易得到结果:存储单元数=字数×位数地址线根数(地址码的位数)n与字数N的关系为:N=n数据线根数=位数()存储单元〓K×〓K(注:lK=)因为K〓’。即亢〓所以地址线为根数据线根数等于位数此处为根。同理得:()M个存储单元根地址线根数据线。()M个存储单元根地址线根数据线。!_()lM个存储单元根地址线根数据线。设存储器的起始地址为全试指出下列存储系统的最高地址为多少?()K×()K×()K×解:因为存储系统的最高地址=字数十起始地址一所以它们的十六进制地址是:()FFH()FFFH()FFFFH'.一个有M×位的DRAM采用地址分时送人的方法芯片应具有几条地址线?解:由于M=×即行和列共需根地址线。所以采用地址分时送人的方法芯片应具有根地址线。..试用一个具有片选使能CE、输出使能OE、读写控制WE、容量为K×位的sRAM芯片设计一个K×位的存储器系统试画出其逻辑图。解:采用K×位的sRAM构成K×位的存储器系统必须同时进行字扩展和位扩展。用片K×位的芯片通过位扩展构成K×位系统此时需要增加根数据线。要将K×位扩展成K×位的存储器系统还必须进行字扩展。因此还需片K×位的芯片通过同样的位扩展构成K×位的存储系统再与另一个K×位存储系统进行字扩展从而实现K×位的存储器系统此时还需增加根地址线。系统共需要片K×位的SRAM芯片。用增加的地址线A控制片选使能CE便可实现字扩展两片相同地址的sRAM可构成位数据线。其逻辑图如图题解。.所示。其中()和()、()和()分别构成两个K×位存储系统非门将A反相并将A和A分别连接到两组K×的片选使能端CE上实现字扩展。课后答案网wwwkhdawcom课后答案网wwwkhdawcom第章数字逻辑习题答案doc第章逻辑代数习题答案doc第章doc第章组合逻辑习题解答doc第章时序逻辑习题答案doc第章存储器习题答案doc

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/34

电子技术基础数字部分第五版课后答案

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利