关闭

关闭

关闭

封号提示

内容

首页 ALL高速PCB设计技术中文资料

ALL高速PCB设计技术中文资料.pdf

ALL高速PCB设计技术中文资料

一个人的窝 2011-09-19 评分 0 浏览量 0 0 0 0 暂无简介 简介 举报

简介:本文档为《ALL高速PCB设计技术中文资料pdf》,可适用于IT/计算机领域,主题内容包含高速板设计技术(HighSpeedBoardDesign)目录高速板设计技术(HIGHSPEEDBOARDDESIGN).电源分配电源分配网络作为动符等。

高速板设计技术(HighSpeedBoardDesign)目录高速板设计技术(HIGHSPEEDBOARDDESIGN).电源分配电源分配网络作为动力源阻抗的作用电源总线法vs电源位面法线路噪声过滤旁路电容的放置电源分配网络作为信号回路自然的信号返回线路总线vs信号回路平面设计板面应考虑电源分配当心电源层割缝地线电缆的有效性分离模拟电源平面与数据电源平面避免重叠分离的板平面隔开敏感元件隔开敏感元件将电源总线靠近信号线传输信号线传输线分类对带状线来说:对微波传输线:计算分散的负载反射反射定量化传输线布局法则避免断点不要使用STUB和TS色度亮度干扰电容性干扰电感性干扰线圈的尺寸和紧密程度负载阻抗干扰解决方法总结.电磁干扰(EMI)环路(LOOPS)过滤(FILTERING)EMI过滤器铁氧体噪声干扰抑制器(ferritenoisesuppressors)设备速度总结高速板设计技术(HighSpeedBoardDesign)前言如今许多系统设计中最重要的因素就是速度问题。MHz到MHz处理器是很普通的MHz的处理器也变得轻易就可得到。对于高速度的要求主要来自:a)要求系统在令用户感到舒适的、很短时间内就能完成复杂的任务。b)元件供应商有能力提供高度速的设备。对a举例:即使产生最基本的计算机动画也需要先计算大量的数据。目前传播延迟ns的可编程pld设备已经出现像mach这样的传播延迟ns的复杂plds也已经存在。尽管它们看起来已经很快了但是使发展有潜力的并不是这些传播延迟绝对值而是传播延迟可能达到的边缘极值(edgerate)。将来会出现更快的设备它们将具备更快的边缘极值。设计高速系统并不仅仅需要高速元件更需要天才和仔细的设计方案。设备模拟方面的重要性与数字方面是一样的。在高速系统中噪声问题是一个最基本的考虑。高频会产生辐射进而产生干扰。边缘极值的速度可以产生振铃反射以及串扰。如果不加抑制的话这些噪声会严重损害系统的性能。本文讲述了使用pcb-板设计高速系统的一般原则包括:‹电源分配系统及其对boardinghouse产生的影响‹传输线极其相关设计准则‹串扰(crosstalk)极其消除‹电磁干扰.电源分配设计高速系统板时需要考虑的重要问题就是电源分配网络。对一个无噪声系统来说它必须有一个无噪声的电源分配网络。记住如果想开发一个干净的VCC那么得到一个干净的地就是十分必要的。对AC这个目的来说(这将是本文的讨论重点)VCC就是基础地。电源分配网络作为动力源阻抗的作用让我们考虑一块*的板子数字ICs并有一个+V的电源。我们的目的是给位于板子上每一个设备管脚提供正好是+V的电压不管这些设备管脚在板子上与电源的距离如何。再进一步每个管脚上的电压应该是没有线噪声(Linenoise)的。具有这些性质的电源表现为一个理想电压源(图a)它的阻抗为零。零阻抗可以保证负载与电压源恰好相等。它还意味着噪音信号将被吸收因为噪音发生器有最小阻抗的极限。很不幸这只是个理想条件。图b画出的是一个真正的电源它有一定的以电阻电感或者电容形式存在的阻抗。它们分布在整个电源分配系统中。因为有了阻抗噪音信号也加入了电压(voltage)中。图电源模型我们的设计目的是尽可能减小网络中的阻抗。有两种方法:电源总线法(powerbuses)和电源位面法(powerplanes)。一般来说电源位面法较之电源总线法有着比较好的阻抗特征不过就实用性来说总线法更好一些。电源总线法vs电源位面法图电源总线法和位面法模型两种电源分配方案分别用上图的a和b表示。一个总线系统(图a)是由一组根据系统设备要求不同而具有不同电压级别的线路组成的。从逻辑上讲典型的应该是V和地线。每种电压级别所需的线路数目根据系统的不同而不同。一个电源位面系统(图b)是由多个涂满金属的层(或者层的部分)组成的。每个不同电压级别需要一个单独的层。金属层上面唯一的缝隙是为了布置管脚和信号过孔用的。早期设计更倾向于总线方法因为把整个层用作电源分配成本比较高。电源总线与信号线分享那些层。总线需要给所有的设备提供电源而且还要给信号线留出空间于是总线必须是很长很窄的带子。这使得在较小的交叉范围内产生一些小阻抗。尽管这些阻抗很小但是仍然很重要。一块最简单的板子也会有到个IC。如果一个带有个IC的板子上每个设备有mA那么总电流将为A。那么总线上欧姆的小阻抗将会造成V的电压损失。如果供应的总电压是V的话那么总线上最后一个设备仅能得到V的电压。因为电源位面系统使用的是整个层那么它的唯一限制就是板子的尺寸问题。带有同样多设备的系统电源位面上的阻抗只是总线系统上的阻抗的一个零头。因此电源位面系统似乎比总线系统更可能为整个系统提供全电压。在总线上电流被限制在总线的路线上。每个高速设备产生的线路噪声都将被带入这条线路中其他的设备。如图a的板子噪声由U产生经总线带给U。电源位面系统中电流不受线路控制分布在整个层上。由于整体阻抗小电源位面系统比总线系统的噪声更小。线路噪声过滤仅仅电源位面系统无法减小线路噪声。由于不论使用怎样的电源分配方案整个系统都会产生足够导致问题发生的噪声额外的过滤措施是必需的。这一任务由旁路电容完成。一般来说一个ufuf的电容将被放在系统的电源接入端板上每个设备的电源脚与地线脚之间应放置一个ufuf的电容。旁路电容就是过滤器。放在电源接入端的大电容(约uf)用来过滤板子产生的低频(比如hz线路频率)。板上工作中的设备产生的噪声会产生从mhz到更高频率间的合共振(harmonics)。每个芯片间都要放置旁路电容这些电容比较小大约u左右。由于我们的目的是过滤掉电源供应中的AC成分所以电容似乎越大越好最大限度的减小了阻抗。但是这样想没有考虑到现实条件的电容并不具有理想条件下的那些特性。理想条件下的电容如图a实际的电容则如图b。图电容模型电阻和电感是由组成电容的金属板和石墨板造成的。由于它们寄生于电容于是被称为等级电阻(ESR)和等级电感(ESL)因此电容是一系列共鸣的电路因为:a)理想电容器b)实际电容器模型LCR=f由图a看出在小于FR的时候它是电容性的而大于FR的时候它是电感性的。图频率于电容阻抗的关系因此电容器更像一个针对一个带宽的过滤器(bandrejectfilter)而不是一个高频过滤器(highfrequencyrejectfilter)。举个例子来说一个u的用作板电源连接的电容通常是由一卷用绝缘材料隔开的金属帛组成(图)。这样造成了很大的ESL和ESR。由于ESL很大FR一般在MHz以下。它们是良好的对付赫兹噪声的过滤器但是对于MHZ及更高频率的跳变(swtching)噪声就不太理想了。图大电容的结构ESKESR决定于制造电容的绝缘材料和电容构造而不是电容的大小。想要降低高频噪声凭借相同种类的大电容是无法解决的。在低于一个小电容的FR的时候一个大电容的阻抗比这个小电容的阻抗要小但是当高于FR的时候ESL占据了主导这时候大电容与小电容的阻抗没有区别(图b)。因为仅仅电容值改变了除非电容的构造改变否则ESL不会改变。若要过滤高频必须用一个ESL低的电容替换当前的电容。a)电容阻抗与频率的关系b)在同等结构之下减小电容容量的效果金属层金属层介质层容量>uF电容的内部结构为了不同的频率及应用有不同种类的电容可供选择表格给出一些介绍:表推荐在不同频率下使用的旁路电容表低ESL电容通常由非铁磁材料制成有较小的电压-电容乘积。所以制造具有实用的崩溃电压(防止板漏)的大电容是很困难的。不过由于较好的过滤特性大值电容可能并不需要。图比较了一个CG型号uF的电容和一个另外种类uF的电容。我们发现uF电容在频率高时过滤得比较好。图几种电容的滤波效果电容器图向我们显示每种电容器都有一个有限的频率有效范围。一个系统既有低频噪声电解电容玻璃封装陶瓷电容陶瓷电容又有高频噪声为此我们希望能够将频率有限范围扩大。为实现这一目的我们可以将一个高电容低ESL的设备与一个低电容极低ESL的设备并联。图显示这样做可以显著提高有效过滤频率范围。图XR与CG两种结构电容的频率响应旁路电容的放置选择好过滤电容之后需要将它们放置到板子上。图a描述低速板放置电容的一般标准。电容应放在接近设备的顶部以保证其有效性。虽然画图很简单但是这样并不能提供最快的系统性能。我们注意到VCC电容很接近芯片接VCC的位置但是接地端却很远。因为噪声在一个电源平面上并不是均衡的电容并不过滤芯片导线(chipleads)产生的噪声它只过滤芯片附近的噪声。为达到良好的性能应该使芯片与电容在同一点上接VCC和接地。因为电容的尺寸与芯片的尺寸是不同的所以有必要从VCC和地线接入点分别引两条线到电容器。如图b。这些“延长导线”放在无电源平面上而且越短越好。通常最好将电容放在板子的正对面芯片的正下方。一个表贴芯片放在那里可以图放置旁路电容的位置得到很好的工作效果。注意:从电容到电源管脚布下的“延长导线(leadextension)”可能占用了原本用来布信号线的位置。但是现在就在布置(routing)信号线花费一些额外的精力可以减少以后为减小噪声需要做的工作。对于有多个VCC和地线管脚的设备最佳的旁路取决于设备本身。特别决定于电源管脚a)旁路电容的典型放置b)推荐的旁路电容放置XR与CG两种结构电容的频率响应是否是内部连接的(connectedinternally)。对于这样的设备只需要旁路一个地线管脚到一个VCC管脚。若电源在内部是分散开的这些分开的VCC管脚需要分别去耦(decoupled)。总体来说最好与设备供应商联系听取他们的建议。电源分配网络作为信号回路电源网络一个令人吃惊的功能就是它可以为系统所有的信号提供一个回路无论信号是否在板内产生。这样的设计可以削弱很多高速噪声问题的产生。自然的信号返回线路高速系统设计最重要的部分之一就是在信号跳变时产生的能量。每次信号跳变时都会产生AC电流。电流需要一个闭合回路。如图ab所示回路可以由VCC提供或者地线提供。回路由图c表示。图电流闭合回路的几个方法电流环路产生电感可以将其看作一个单圈电感。它会增强振铃串扰和辐射。电流环路电感及其带来的问题随着环路的大小增大而增大。为减小这些问题需要减小环路的尺寸。AC返回信号可以取路于整个板面但是实际上会取最小阻抗的路线。阻抗包括电感和电容。金属的阻抗很小所以阻抗主要来自于电感。由于阻抗随着电感的增大而增大阻抗最小的路线也就是电感最小的路线。如果信号线由A到B随机挑选路径自然回路不一定是一条直线尽管它可能被认为具板子上信号电流回路:a)通过Vccb)通过地c)等效AC路径有最小的阻抗。如图所示将一条信号线及其回路分开则其相应的电感也会增大。若希望路线具有最小阻抗则需要将信号返回线靠近信号线。如果可能将返回线尽量靠近信号线可以得到最小的环路。在多层板中“尽量靠近”通常表示信号路线正上方或正下方的地线平面或者Vcc平面。在双层板中则意味着最近的地线或者Vcc线路。图当信号与回路断开导致电感增加总线vs信号回路平面图a表示一个电源总线有着固定的线路。信号回路必须跟从这条线路无论是否是最佳的路线。除非信号线是有意靠近电源总线布置而且已经是最小环路尺寸否则这条信号线很可能是一条很长的线路。如果板子使用了未加精心布置的电源分配总线就可能产生相当大的噪声。电源平面并没有对电流施加天然的限制。于是返回信号可以取道最小阻抗的线路也就是距离信号线最近的线路。这也就会产生最小的电流回路这正是高速系统需要的解决方案。尽管电源平面方案比总线方案更优但是设计者的失误仍然可能使得这些优越性丧失。自然线路上的任何一个断点都会使得电流绕道而行从而加大环路的尺寸(图)。所以请小心地线平面和电源平面上的断点。图电源平面的断缝将导致回路尺寸的增加设计板面应考虑电源分配下面的几条原则有助于发挥电源平面的优点避免缺点:当心电源层割缝电源平面上的断点(cuts)往往出现在割缝处和过孔上。它们是连接板的对边、连接元件与板子连接器的电路中必要的部分。它们经常被很多小缺口(gaps)所围绕这些小缺口位于电源层它们被腐蚀用以防信号线短路的。如果过孔离得太近腐蚀的线又太粗它们就会连在一起形成一个回路上的阻碍。断点可能发生在背板连接器(connectors)及设备插槽中(devicesockets)(图)。图信号通过过孔返回的公共路径例如断点可能发生在VME背板的连接器上。脚的连接器具有可能会阻碍信号回路的过孔。所有的信号不得不通过板子的边缘才能形成回路。这样不仅回路的尺寸变大而且边缘部分被所有的信号共用会产生串扰。地线电缆的有效性我们现在讨论的回路尺寸问题同样适用于脱离板面的电缆。每个信号都需要有一对电线:一条用于传输信号一条用于传输返回信号。这两条线应该尽量贴近以减小回路尺寸。图a和图b示范了不正确的结构而图c则是正确的结构。图电缆的接法分离模拟电源平面与数据电源平面高速模拟系统对数字噪声是很敏感的。比如放大器可以将跳变噪声放大几乎像一个尖峰脉冲(spike)。在既具有模拟与数字两种功能的板子上一般这两种电源是需要分开的两个平面在电源上叠放在一起。对于同时使用两种(模拟和数字)信号的板子来说这种方法会导致一些问题(比如DAC和电压比较器)。信号线必须跨过平面边界。这些边界迫使回路在回到驱动之前,先回到电源。在信号交叉的接地平面放置跳线可以很好的解决问题(图)。Jumper在断点处为返回信号提供了桥梁也使得回路的尺寸减小。图处理在信号交叉的接地平面的方法避免重叠分离的板平面当我们使用分离的电源平面的时候不要将数字电路的电源平面与模拟电路的电源平面重叠。将数字电路的电源平面与模拟电路的电源平面分开的目的是将数字电路与模拟电路分开。如果板平面交叠电路就会有交叠的可能会损害电路的分离性。为了保证分离性一块板子分离的平面(planes)之间切开。检查板子新暴露在外面的边缘部分。应该看不到任何金属部分除非因为有特意留出的跨边界的电路或者连接。隔开敏感元件图马蹄形隔离区域有些设备比如锁相电路对噪声非常敏感。它们需要更高级别的隔离。在电源平面上沿设备周围腐蚀出马蹄形可以达到很好的隔离效果(图)所有进出该设备的信号都由马蹄形一端的窄小通路传输。电源平面上电流噪声将会绕过马蹄形地带不会靠近敏感元件。使用这个技术的时候要保证其他所有信号都绕开了隔离的部分。否则这些线路会产生本项技术原本希望避免的噪声。隔开敏感元件将电源总线靠近信号线有时候设计者不得不使用双层板不能使用电源平面而要用电源总线。即使如此将电源总线靠近信号线也同样能够减小回路的尺寸。地线总线应该跟随着板子另一面的最敏感的那条信号线(图)。这样这条信号线的回路尺寸和使用电源平面的信号线回路尺寸是一样的。图用Bus电源系统优化的信号回路路径示意图传输信号线控制信号线与AC地之间的关系应该利用“信号总是取道阻抗最小的路线”这一特性。另一个特性是一条信号线上的阻抗是一个常量。这样的信号线被称作“可控阻抗线”它是板上信号传输的最佳媒质。但是如果信号延迟大于传输时间的一多半信号线应被看作一条传输线。一条终接负载不合适的传输线受到反射的影响反射则会使得信号变形。传输线负载端的信号很像振铃(图)使得系统速度下降。它还会导致时钟错误损坏系统功能。图传输线负载不匹配时的反射信号图传输线模型一个可控阻抗信号线可以用图模型表示。电感和电容均匀地分布在线上。它们分别以亨利每单位长度法拉每单位长度为单位。从这个模型我们可以得到两个重要参数:阻抗(Z)和传播延迟(tPD)。在一条无损信号线上Z是一个AC阻抗例如对于驱动(driver)来说Z是一个纯电阻器。它的单位是欧姆值等于:CLZ=式其中L=信号线自感系数(亨利每单位长度)C=信号线电容(法拉每单位长度)延迟时间也依赖于LC。单位是“时间每单位长度”值等于:CLtpd=式-传输线分类因为我们讨论的主要是印刷电路板可能的信号线种类可以归于两大类:带状线(strpeline)微波传输线(microstrip)(图)。带状线的信号线夹在两层电源平面之间。这样的设计技术可以得到最干净的信号因为信号线的两面都受到保护。但是这样的线是隐藏的想轻易接触到信号线非常困难。微波信号线则将信号线放在朝外的平面层上。信号线的一端是地线平面。这样的设计技术使得接触信号线变得容易。图带状线与微带线地结构参数CLZtPD和可以由信号线的物理尺寸以及制板物质的绝缘属性决定。下面我们将具体讨论。对带状线来说:ln()RPDRPDhZtwtnsfttCpfftZLZCpHftεπωε=Ω===式对微波传输线:lnrPDrPDhZwttnsfttCpFftZLZCpHftεε=Ω===式其中rε表示制板材料的相对绝缘系数。一般的制板材料是epoxylaminatedfiberglass它的rε是。(国内常用的材料是FRrε=~)例子:覆铜厚度t:线路和板子的尺寸由一些规则规定。一般来说卖主提供的板子都是oz铜所以板子的金属厚度大约是千分之一英寸(mil)。布线线宽w:线路宽度应该在至mil之间。比mil更细的信号线很难控制。比mil更粗的信号线的阻抗则过大。一般信号线的宽度因该是mil。板间距离h:则由需要的板子厚度层数决定。比如mil就足够了。介电常数rε:则绝缘材料确定。基于这些假设我们可以计算一条典型信号线的参数:w=mil(线宽)t=mil(覆铜厚度)h=mil(厚度)rε=。根据式可以计算出:lnPDZtnsftCpfftZLpHft==Ω======计算分散的负载以上的计算都是讨论的那种在电路的一端集中接入负载的信号线(图)。图具有集中负载的传输线图具有分散负载的传输线如果负载分散在信号线上(图)负载设备的电容也分布在线上使得线电容加大。这样的改变影响了Z和tPD。新的参数应该等于基于新加入的电容CL计算出来的原值(法拉每单位长度)。分散负载通常来自内存插槽(inmemorybanks)。这些设备的输入电容范围是pF到pF。下面的例子使用pF。内存设备的物理尺寸通常允许每英寸放置两个。那么额外的分布电容就是:LpFCpfftftinin==式当负载分布时阻抗明显减小信号也会慢很多这时的阻抗和时延见式式反射源产生的信号能量是由Z欧姆决定的。即使线路本身好像是一个阻抗但是它并不消耗PDZpfftpfftpffttnsftnsftpfftΩ==Ω==能量。信号能量必须由负载阻抗(ZL)消耗,如图。如果希望得到从源到负载的最大传输能量则希望源阻抗与负载阻抗相等。也就是说要传输给ZL全部信号ZL必须与Z相等。如果它们不相等则有一部分能量将损耗另外还有一部分回成为反射返回源。源发生器将调整输出以便补偿“新”负载。负载端的信号波形可以被认为是原来产生的信号和后来负载产生的反射信号之和。波形的形状依赖于负载阻抗与传输线阻抗的失调程度以及信号传输时间(tR)与传播延迟时间的比率(t)tRt。如果传输时间远远大于延迟时间那么当反射到达源的时候原来的信号仅仅被改变了一点点。源发生器能够补偿“新”负载并且传输正确的信号仅仅有一点点信号干扰。因此负载端信号仅仅有一点点过冲。如果线路的传输延迟很长反射在信号改变了一个较大的百分数之后已经回到了源那么源发生器必须改变一个比较大的量去补偿负载。负载又会反射新的一轮传输(theloadreflectsthenewtransition),导致了振铃(图)。过冲的量和信号线的长度成比例除非信号线延迟时间等于传输时间。在这种情况下过冲和原传输相等有效地将传输摆幅(swing)增大一倍。会产生较大的反射的长信号线可以被认为是一条传输线。一条线到底是信号线还是传输线由可容忍的失真量决定。比较宽松的规定认为如果一条信号线的传输时间小于倍的延迟时间的时候一条信号线就可以被看作一条传输线(图)也就是说Rtτ。更保守的规定则需要Rtτ小于倍的传输时间的时候才将一条信号线认为是一条传输线。一般来说传输时间与延迟时间的比值越大信号就越干净。tR这样我们就知道什么样长度的微波传输带(microstripline)必须被认为是一条传输线。在现有的设备中Rt范围是从ns(特别是那些使用双极技术的(bipolartechnology))到ns(比较新的双极及CMOS设备)。它们的上升时间和相应的信号线长度由下表给出。图在传输线上原始信号与反射信号之间的最小时延的结果RtRtt表上升时间Rt与传输线长度的对应关系对于传输时间小于ns的老设备来说小于英寸的信号线不一定要被看作是传输线。对于比较新、比较快的设备来说即使是英寸的信号线也要被看作是传输线。实际上高速设备上所有的信号线都应该被看作是传输线。如果传输线上有分散的负载(如上文所提的例子)那么最小传输线的长度应该被重新考虑。如表所示一条长度英寸的信号线如果Rt=nS那么它是一条传输线。如果Rt=nS那么小于英寸的信号线应该被认为是一条传输线。线长(英寸)Rt集中负载分散负载表三对Rtτ=分散负载和集中负载时对应的传输线长反射定量化由于信号线的长度已经足以使其被认为是一条传输线反射信号的大小将依赖于Z与ZL的差。numericalindicatior百分比或者被返回的原信号被称为反射系数(KR)。等于:LRLZZKZZ=式返回原信号的百分比为:RK对于一个开路负载(openload):RZKZ==对于一个短路负载(shortedload):RZKZ==对于开路或者短路负载来说全部的信号都反射了没有衰减。RK在短路情况下是一个负值。这表示反射信号与原信号是反向的。在一块印刷线路板上估计出可遇见的不匹配是有可能的Z的范围一般是从Ω到Ω。输入阻抗的范围从kW(对于双极设备)到kW以上(对CMOS设备)。输出阻抗可以很小。一个CMOSPAL设备比如PALCEV一般它的最低输出阻抗在电压V电流mA时候得到约为Ω它的最高输出阻抗大约为Ω和期望的Z差不多。我们考虑一个比较早期的微波传输带负载为一个CMOS设备。下面我们讨论在从高到低的传输过程中会发生些什么。(whathappensontheHIGHtoLOWtransition)设备的输出阻抗(Zs)为:OLOLVVZsImA=Ω我们可以从输出电流电压曲线上得到更精确的数字:负载的输入阻抗大于kΩ。这远大于Z(Ω)所以负载端的RK几乎可以说等于源的RK为:RK=电源产生在V到V之间变化的信号。由于设备输出阻抗和Z造成分压(voltagedivider)所以产生出来的信号是:()()VVVZoVVVZoZs===源最后产生的信号是:VVsVVVV===当信号传输到负载LV比原来产生时候变化了-V经过反射又变化了-V。原来LV等于V现在则为-V了。开始的时候SVVs=V。反射信号回到源。一部分反射经过源RK。SV等于源信号反射信号和二次反射信号之和。二次反射等于:RVV==SVVVV==二次反射返回负载。当它到达时候:LVV==信号就这样循环往复每次都变得更小。图表示了这种情况。左右的直线表示源和负载端的电压。带箭头的线表示信号传输和反射的量。图信号电压在源和负载之间的反射时间区域上的同样信息由图表示。图的顶部表示源图的底部表示负载端信号。注意经过个完全的循环信号的强度才衰减到输入极限以下。传输延迟从nsft到nsft。当PDt=nsft而且线长英寸的时候线的延迟就是ns。信号在从源传输后ns内都可以被认为是正确有效的。图时域上反射信号的表示:a)在源端b)在负载端上面例子里面讲的反射量对于大多数系统来说可能都太大了。必须采用某种技术来消除至少要减小反射。由于e)a)c)d)b)VCCTRZ=()RVccRRTRZ=BLASVTRZ=TCDriveSZRRZ=RTRZa)并联终端负载b)分压负载c)活动负载d)串连电容e)串连负载RLZZ=的时候反射就被消除所以使得LZZ=非常必要。要理解这些必须要了解PAL设备的输入输出阻抗的特性。如前文提到的输入阻抗比较高当CMOS在kW范围内时双极(bipolar)就在kW范围内。输出设备则一般有比较小的阻抗。图终端匹配电阻的终接方式有两种中断方案:将LZ减小到Z以消除反射或者将SZ增大到Z以消除二次反射。在负载端并联一个电阻可以减小LZ并联终端将源串联一个电阻可以增大SZ串联终端。并联终端如图a。由于大多数设备的输入阻抗很高LR可以做的与Z相等。这样的设计方案有一个缺点:电流损耗(currentdrain)在高输出(HIGHoutput)状态下很高。对一个Ω的终端损耗可能会高达mA。大多数驱动器的额定电流是fMHznsπ==OHI=mA。很显然这已经超出了设备可以承受并提供足够的OHV的水平。终端Vcc会有所帮助因为一般来说OLI比OHI高一些。但是大多数为板极应用设计的CMOS设备(CMOSdevicesdesignedforboardlevelapplications)的驱动器额定电流OLI为mA或者更小。这仍然不足以提供足够的电流来支持一条低阻抗传输线需要的OLV。如图b使用个电阻可以有效减小电流。这两个电阻分压得到的thevenin电压为:THVccRVRR=得到的thevenin电阻为:THRRRRR=尽管这是个不错的解决方案由于电阻放在Vcc和地线之间所以电源供电电流比较高。另外一个降低负载电流的方案是将电阻放在OHV与OLV之间的正电压之间(图c)。从v到v流经一个w的电阻的电流会比流经同一个电阻,但是从v流到地线的电流小得多。这样不会给信号带来任何问题因为DC的参考电压是AC地线。但是找到一个可以飞快从sinking电流切换到sourcing电流切换速度快得可以来得及回应传输(respondtothetransitions)的终端电压源是很困难的。另外一项技术是将原来的终端电阻替换成为一个电阻和电容的串联-RC(series-RC)网络(图d)。电阻值与Z相等。电容正常工作下可以是pF精确的值并不重要。在这样的频率下电容器是一个AC短路但是它阻塞了DC。于是驱动器(driver)看不到LR的DC负载效果(loadingeffect)。这个技术被称为AC终端。在负载端使用终端的技术目的是减小第一次反射。另外一种方法是将一个电阻与源串联增加Zs使其等于Z(图e)。加上Zs后这个电阻使得源阻抗看起来和Z一样。这样集中负载的终端效果最好因为Zs和Z分压使得信号削弱(图a,b)。因为SLZRZ=原来的传输信号被这个分压器分成了两半。半份信号沿传输线传输直到到达负载产生反射而负载是没有终端的。由于反射的影响原来减为一半的信号增大了一倍所以到达负载的信号又变回原值(图a)。反射信号回到传输线完成沿线路的传输过程(图b)。以上面我们讲过的没有终端的微波传输带放入一个串联的终端电阻为例。一个Ω的电阻(Ω-Ω)与电源串联。对一个从最低到最高的传输(transition)源信号是:()()SSVVVZoVVVVZZoVVVVVΩ===ΩΩΩΩ===SVVVVVV===如果负载是一个开电路那么产生V的反射。当反射回到源由于Zs和Z在加入TR之后匹配了SV是VV=V。当源信号到达的时候负载的反射使得LV等于V。SV直到反射信号返回的时候才等于V在例子中是在ns之后(图)。这种解决方案在负载分散在线路沿线的情况下有一定的风险因为所有不在线的终端的设备都会收到一些中间电压的干扰这些干扰直到反射返回源的时候才能清除。另外这种技术会增大回路的延迟因为在距离驱动器(driver)最近的设备确认输入有效之前所有的信号不能被确认为有效。而距离驱动器最近的设备只有在反射返回的时候才能确认输入有效。这样的时间延迟比前面提到的例子要长因为分散的负载加入的电容减小了Z增大了PDt。尽管有这些缺点串联终端的技术仍然在DRAM驱动器中得到了成功的应用甚至在DRAM是分散在信号线沿线的情况下也如此。信号传输时间接近极限值如果精心挑选TR使得得到的Zs只比Z略小那么额外的延迟时间也会比减小。线上电压swing变大电压水平接近VOL低于输入极限值。如果线是由Ω的电阻做的终端那么SV变成:()()SVVZoVVVSVVVZZoΩ===ΩΩΩΩ因为终端不能够完全匹配所以会产生一些振铃。但是如果振铃达不到造成干扰的程度终端方法仍然可以成功运用。设计者必须作出折衷选择。此外高电容的memory线经常swampout振铃。通常由于高输出阻抗和低输出阻抗有区别精确的终端匹配是不可能的。TTL兼容设备的输出阻抗在高电平与低电平的情况下是不同的。比如PALCEV在低的情况下为Ω而在高的时候为Ω。这样选择合适的终端就变得复杂因为没有一个单值同时适合这两种情况。必须选择一个折衷值使得在两个传输方向都能得到可以接受的结果。传输线布局法则可控阻抗信号线是板上信号传输最实际也最优的媒质选择合适的终端保证无噪声的运行。但是如果信号线布局不合理仍然可能产生噪声。下面的法则可以提高板子的性能。避免断点断点是信号线上阻抗突然改变的点它们会造成反射。适用于线的终端的计算RK公式在这里也同样适用。由于它们产生反射所以需要避免断点产生。断点可能发生在板子上线路尖锐的拐点处。在线路拐点处交叉地带增加Z减小。如图那样切开线路有可能弥补拐点的缺点。应该选择所得斜边等于原来线路宽度的切线。这样使得交叉区域的三角区最小断点也最小。用两条度角的拐点应用了这个理论是平滑拐点的一般办法。光滑的圆弧是最理想的解决方案但是用一般的工具很难实现。过孔(via)将信号输送到板子的另一侧(图)。板间的垂直金属部分难是不可控阻抗这样的部分越多线上不可控阻抗的总量就越大。这会增大反射。还有从水平方向变为垂直方向的度的拐点是一个断点会产生反射。如果这样的过孔不能避免那么尽量减少它的出现。注意从一个外部层变为内部层(或者反之)会使得阻抗改变因为设计已经从带状线(stripline)变成了微带线(microstrip或者反之)。尽管从理论上我们可以改变几何形状来补偿使得阻抗保持不变但是实际上很难实现。最好的办法就是将内部信号线留在内部而外部信号线留在外部。不要使用stub和Ts布置信号线的时候使用抽头(stub)或者锥形柄(Ts)连接设备很方便如图a。stub和Ts可能成为噪声源。如果太长它们就像带主线(mainline)的传输线同样受到反射的影响。信号线应该避免使用长stub和Ts。只要stub非常短可以将一条单线末端加上一个终端(termination)来使用尽管Z必须被减小来解决分散的负载。如图a的例子如果stub太长信号线应该改变成为两条信号线如图b。两条都是传输线都需要终端但是最好是将每个长stub单独做终端。色度亮度干扰干扰(Crosstalk)是一种不希望产生的电路中的耦合信号。它可能是电容性的也可能是电感性的遵守下面的规则可以控制干扰。电容性干扰电容性干扰指的是信号线之间产生的电容性质的信号耦合。如果两条信号线靠得太近就可能产生这样的干扰。图的电路表示了两条信号线分别被称为噪声源和噪声接受者。由于线间有电容噪声源的噪声会耦合到噪声接受者上。这一现象由噪声接受者被注入电流体现出来。在传输线中电流在两个方向都碰到Z并向两个方向传播直到损耗在源或者负载为止。(?)因此而产生的电压毛刺(voltagespike)是由Z决定的。当电流脉冲到达Zs和LZ的时候都会在阻抗上损耗损耗的电压与阻抗成比例。如果阻抗与源或者负载不匹配反射就会产生。如果负载没有终端通过LZ的电压毛刺可能非常严重。负载加终端可以有效减小下一个设备会接收到的电压噪声。电容性干扰也可以用分离电路的方法减小。信号线距离越远电容越小干扰越小。由于板面空间会限制两条信号线之间的距离不可能太远。另一个解决方案是在两条相邻的信号线之间加入一条地线。如图这样信号与地线耦合而不是与相邻的那条信号线耦合。注意地线必须接实地。如果它只接着电路终端(traceends)的地线平面电路会有相对较大的阻抗。一个良好的接地地线应该用通孔(tap)连接地平面tap间距为最高频率信号成分波长的。波长是信号一个周期传播的距离或者是:PDvelPeriodtfreqλ==其中:PDt为传输线每单位长度延迟时间数字信号中我们最感兴趣的是最高频率的谐波(thehighestsignificantfrequencyharmonicofinterest)通常被认为是Rtπ。让我们看一个例子当RtnS=(可能是PALR设备)。最高频率成分是:MAXfMHznSπ==我们在第二节提到的例子中分散负载的延迟是nsft。λ等于周期除以PDt得到:ininnSMHzftftinλλ====电感性干扰电感性干扰可以被看作是一个多余的变压器(transformer)的初级线圈和次级线圈产生的耦合信号(图)。变压器的线圈是板子上(或者系统里的)电流回路。这线圈可能是由于不恰当的设计人为造成的(图a)也可能是信号线与信号回路组合自然造成的。(图b)。人为造成的线圈时常难以定位但是可以被排除(图c)。耦合给负载的多余的信号的大小依赖于线圈的大概尺寸也依赖于被影响负载的阻抗。线圈尺寸越大越紧密传输的能量就越大。在次级线圈负载端看到的信号随着负载阻抗的增大而增大。线圈的尺寸和紧密程度线圈的电感系数L随着线圈的大小增大而增大。当两个线圈互相作用一个会产生初级电感(LP)另一个会产生次级电感(LS)如图b。由于信号线并不是有意设计成为变压器的所以耦合很松散但是仍然会对次级线圈产生干扰。如果两条信号线的部分回路是一致的(coincide)产生的线圈可能造成自感变压器(autotransformer)如图a,c。上面我们讨论过的VME背板就是这样一个例子。保证每条信号有自己的回路可以使这种干扰消除。负载阻抗如果认为感性干扰是由形成线圈的环路产生的解决的办法是将环路打开。很不幸这样的环路很难定位。如果干扰是由于信号信号回路线自然形成的这样的环路是不能打开的。但是减小负载阻抗可以将干扰减小。图表示一个简化的带负载的次级“自然”环路设计方案。这里Zs是次级环路的固有阻抗。注意串联电流Is。因为阻抗是串联的Is在环路中处处相等。Is一定电压在最大的阻抗上降低得最多。在没有终端的线上通常就是线上最终那个阻抗。如:在接收设备的输入端。在输入端最不希望有大噪声输入端期望最小的噪声。如果最大的信号经过最大的阻抗产生通过在信号线接收端终端(terminating)可以减小输入端的产生的信号:将Rin减小到TR。TR通常在到欧姆之间。Rin被减小了起码两个数量级。Rin上降低的电压也相应减小。降低的具体值很难预计因为它还依赖于Zs而Zs是很难预计的。但是Rin减小几个数量级会有明显效果的。干扰解决方法总结下面的步骤总结了减小干扰的方法。电容性和电感性干扰都随着负载阻抗的增大而增大。所以所有可能产生干扰干扰的线都应该为线阻抗(lineimpedance)做终端(terminated)。将信号线分离可以减小两条信号线产生的电容耦合能量的大小。电容性耦合可以通过用地线隔离的方法减小。为了起到良好效果地线应该每隔λ英寸就与地平面连接。对电感性干扰尽量减小环路大小。尽可能消除环路。对电感性干扰避免出现共用信号回路的情况。.电磁干扰(EMI)EMI对于速度来说更加重要。高速设备对干扰更加敏感。它们会受到短时脉(glitch)的影响而低速设备就会忽略这样的影响。即使板子或者系统不是十分敏感美国FCC欧洲的VDE和CCITT都制定了一些板子可能会产生的高频噪声的限制。设计者可以通过屏蔽过滤避免环路在可能的时候降低设备速度等方法减小EMI。虽然屏蔽技术不在本文的讨论范围之内但是其他的方法我们后面都要讨论。环路(loops)电流回路是设计中无法避免得。它们就像天线(antennae)一样。减小环路的EMI意味着减小环路的数量和环路的天线效力。不要人为制造环路将自然环路做得越小越好。保证每条信号线的两点之间只有一条路径这样可以避免人为的环路。尽可能使用地平面。最小的自然电流环路会自动产生地平面。使用地平面的时

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +1积分

资料评分:

/33
0下载券 下载 加入VIP, 送下载券

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部

举报
资料