首页 基于FPGA和DSP的数据采集器设计与实现

基于FPGA和DSP的数据采集器设计与实现

举报
开通vip

基于FPGA和DSP的数据采集器设计与实现 总第 156期 2006年第6期 帆 船 电 f _『 程 V01.26 No.6 l86 基于 FPGA和 DSP的数据采集器设计与实现 刘国勤 (海军驻江南厂军事代表室 上海 20001 1) 摘 要 阐述了基于FPGA的多通道数据采集系统的设计,同时还阐述以DSP作为控制器、大容量硬盘作为存储媒体 的存储记录系统的设计 关键词 数据采集;FPGA;DSP;存储记录 中图分类号 TN911 Design and Realization of Based on FPGA an...

基于FPGA和DSP的数据采集器设计与实现
总第 156期 2006年第6期 帆 船 电 f _『 程 V01.26 No.6 l86 基于 FPGA和 DSP的数据采集器设计与实现 刘国勤 (海军驻江南厂军事代表室 上海 20001 1) 摘 要 阐述了基于FPGA的多通道数据采集系统的设计,同时还阐述以DSP作为控制器、大容量硬盘作为存储媒体 的存储 记录 混凝土 养护记录下载土方回填监理旁站记录免费下载集备记录下载集备记录下载集备记录下载 系统的设计 关键词 数据采集;FPGA;DSP;存储记录 中图分类号 TN911 Design and Realization of Based on FPGA and DSP Data Collection LiuGuoqin (Jiangnan Factory Military Delegate Department of Navy,Shanghai 20001 1) Abstract This paper introduces based on FPGA multieenter data collection system,and introduces ba.~d on DSP for eomroller slot- age iecord system. Key words data collection, 认 ,DSP,storage record aa number ,玎 l1 近年来,随着水声技术和数字信号处理技术的 发展,使我们可以获取更多的水声信息,并通过数 字信号处理技术可以得到我们所需要的信息。在 这个过程中对模拟信号的采集、量化(数据采集器) 是必不可少的,而且为了追求更高的系统性能,对 数据采集器也提出了更高的要求。 本文介绍了基于 FPGA和 DSP的数据采集器 的设计,为水下声信号的采集、记录,水下声环境的 分析提供了一种新的方法。 1 系统基本结构及设计思想 数据采集器置于水下,它包括以下几个模块: 前置放大、后置放大、数据转换控制、数据存储记 录、硬盘、接口模块,其中包括电源模块以及供电的 镍镉电池组。它的主要功能是将来 自传感器(位于 水下的矢量阵中)的多通道模拟信号数字化,并保 存在硬盘中;位于水面或者舱内的监控器可以控制 并监测数据采集器的工作状态。图J为数据采集 收稿日期:2006年4月29 F],修回日期:2(D6年5月21 Fj 器系统框图。 数据采集器其主要设计思想如下: · 选用低功耗、单电源器件,以保证镍镉电池 组能连续工作5小时以上; · 选用低噪声器件,并且模拟电路与数字电路 互相隔离(不共地),使系统噪声级位于 16bit的3 ~ 4bit; · 通道数为 32,通道带宽为 0 5kHz,通道增 益可控; · 使用串行输出A/D,16位分辨率,32通道同 步采集; · 使用 FPGA(可编程逻辑器件)与A/D接口; · 使用 DSP和 FPGA实现硬盘接口和文件管 理 ; · 使用2.5 、40G硬艋实时记录数据,在37 kHz 的采样率下能连续记录4小时; · 提供一监测输出,可以监测 32通道的任⋯ 通道; · 数据采集器与监控器通过 RS一422口连接。 维普资讯 http://www.cqvip.com 2OO6年第6期 舰 船 电 子 T 程 ,L DSP l 厂 v1(TMS32OVC5409)l FPGA -L EPl C6Q240) 一 一 硬 盘 I 一 叫 i40G) l 图 1 数据采集器基本框图 2 关键模块的设计 2.1采集控制 采集控制是数据采集器的中枢,完成模拟到数 字的转换、串行编码到并行的转换,通过串行接口 接受监控器的命令:控制通道增益、选择监测通道 并输出监{贝0信号。 由于数据采集器有 32通道,这就要求采集控 制器能够提供足够多的输入和输出端口用于控制 A/D转换并读取转换结果。如果使用普通的微处 理器.其外围需要很多的逻辑器件,使系统变得很 复杂。而FPGA(现场可编程门阵列)的特点足:可 使用的端口数量多、内部逻辑可按使用需要编程、 非常少的外围支持器件。使用 FPGA作为采集控 制器可以使系统设计简单、可靠,并且有很强的灵 活性。 系统中FPGA选用 Ahera公司 CYCLONE系列 中的EPI C6Q240作为采集控制器。CYCLONE系列 采用了新的可编程逻辑架构,具有低功耗等特点。 FPGA的内部资源是有限的.为了充分利用资 源,避免不必要的浪费,本系统 FtGA程序的设计 思想如下: 盛.血戚 舱内 据功能分为采集控制、数据转换、存储接口、时钟分 频、串行接|】五个模块。各模块问信号尽可能独 立,瓦不影响,采用模块化设计给程序的开发和维 护带来很大方便。 · 完成多通道串并转换电路时会消耗大量的 资源。本设计充分利用 FPGA内部的 RAM存储块 资源,用RAM存储块作为串并转换电路的缓存区, 降低了片内资源的消耗。 · 根据串行A/D转换器(ADS8320)的特点,FP GA内核逻辑依据采样保持、数据转换、采样i'z】歇三 个控制步骤设计。由一个采集控制模块给出采样 保持、数据转换、采样间歇三个控制信号作为其它 各单元的使能信号。 图2为A/D转换器ADS8320的转换逻辑,A/D 片选信号有效后,有4~5个周期的数据建立时问。 数据建立后,开始向 FPGA中传送数据,同时开始 数据转换,将采集来的串行数据转换成8bit的并行 数据。 A/D采 样 时钟 (ADCLK)由 多功 能分 频器 CLKMF对 FPGA主时钟分频实现,FIEA主时钟为 20MHz,分频后得到的ADCLK为1 MHz。A/D的采 样频率为 37kHz,也就是 A/D的片选信号(ADCS) 频率。通过对 ADCLK进行 27分频,分频得到片选 - 各逻辑单元均采用层次化、模块化设计,根 信号ADCS。 Nanl~.. , Valu~ . . 57.5 . us 60 O . tis 62 5 . us h 5_( . kls 67.5 . us 70 Ous 72:5us 75:0us 77 1s 8a . 0us 82 5us U — Arx l O l l l AIXIOC'K1 1几几n几几r]八.厂1_厂]几几几几几_1厂]厂] 一n厂L厂]I几n-r_l 几r]几n几 1 图 2 A/D转换的时序仿真 2.2存储控制设计 数据存储是数据采集过程中的一个重要环节, 为了使系统能及时存储采集到的数据,设汁了存储 控制电路,并选用汁算机硬盘作为数据存储载体。 在以往的存储记录系统中,采用内嚣工控机的方法 存储数据,这种 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 的缺点是系统较庞大,硬件成 本高。采用直接控制硬盘的方法可将系统功耗降 至最低,并可降低硬件成本。本设计采用 FW,A和 DSP直接控制 2.5”、40G的硬盘实时存储记录数 据。 在 FPGA中设计 一异步 FIF0用: 向硬盘写数 据的缓冲区,图 3为 FIFO的写入控制逻辑,其中 维普资讯 http://www.cqvip.com 188 刘国勤:基于FPGA和DSP的数据采集器设计与宴现 第 156期 stor — begin是存储控制命令信号,当它为高时开始 存储数据,为低时,不存取数据。wen1是 FIFO的 硼p_itxclk ■ stor. 一bq;In ■,一i m 吨 W EN1 MRS LD 、 FWFT 写信号,当它为低时,FIfO开始写入数据,为高时, 关闭输入。 l I l 1 ]r_]广]厂]r_]厂]厂]r_]一广L『__l』_L-广1一r_]r_]厂_1厂]r_]厂_广] 』]j_]_广]『]llJ L_r U U U U U j 0 I U U l U U 图3 FIFO写入控制时序仿真 存储数据时FPGA直接将数据写入FIFO,同时 根据 FJFo的状态判断 nF()为非空时就输出BIO 信号通知DSP启动存盘程序。 DSP启动存盘程序时先访问硬盘,确定所需参 数,如下一个文件应使用的文件名,保存文件的逻辑 扇区号等。然后 DSP向硬盘发出存盘命令,当硬盘 响应控制命令后,DSP通知FPGA可以向硬盘传输数 据。存盘时FPGA从 FIFO中读出数据并将数据打 包,由8bit变为16bit,并写入硬盘数据寄存器。 图4中DIOW是硬盘写时钟,nF()工作时一直 激活RCLK(FIFO读时钟)。 FIFO _ TRANS 翘 CSl1..O】 删 RENA OEA EFA _l BIO XF MAIN _ CLK 盥 CLKM ID RCLK d DlOW -l INTO QA 芎 D FPGA每次从nF0度出2组数据(8Bits/组)合 并后向硬盘写一次(16Bits),所以 RCI~ 比DIOW (硬盘写时钟)快一倍,用 DIOW来同步REN。 当使用的nFo非空时 BIO就为低,直至 FIFO 被读空才变高,在 BIO第一次变低时C54程序应已 在P—TRANSD循环中查询BIO状态,当 BIO为低时 跳出循环。DIOW 由XF下降沿触发,每次产生硬 盘写时钟,向硬盘传输数据。当FIOF被读空后,硬 盘等待数据传输。传输一扇区数据后产生 INTO, 传输 40M数据后硬盘结束传输,否则等待 BIO继 续向硬盘传送数据。 图 4 硬盘存储接口时序仿真 对硬盘的操作如读写扇区,发送命令等都是通 当硬盘被 格式 pdf格式笔记格式下载页码格式下载公文格式下载简报格式下载 化时,硬盘空间被分为4个部 过读写硬盘内部的寄存器来完成的,向硬盘存储或 分:硬盘分区表(MBR)、硬盘 BIOS表(BPB)、文件 读出数据也是通过读写寄存器完成的。每向硬盘 分配表(FAT)、数据空间。 发送一组命令后都要读取状态寄存器中的信息,通 当格式化时将硬盘分为多个磁盘时(如分为 过状态寄存器的值来判断硬盘是否已经执行完所 C、D、E、F),硬盘的空间划分如下所示。 发送的命令。 l MBR0『隐含扇区I BPB 0 I隐含扇区 l隐含扇区1 BPB1 l隐含扇区I FAT 在FAT32文件系统中储存文件的单位是以簇 FAT I数据空间 l MBR1 数据空问i MBR2 I⋯ l数据空间 来划分的,一个簇能包含多少扇区(一个扇区的大 Z o 啪 o o o o 咖 维普资讯 http://www.cqvip.com 2006年第6期 舰 船 电 子 工 程 小为 5l2字节),由分区格式 和分 区大小决定。 FATI6和 FAT32的分区格式和簇大小以及每簇扇 区数的关系如下袭。 表 l FATI6和 FAT32的分区格式 16 FA1'32 分区大/jVMB 簇大/jVKB扇区数 分区大Jjx/GB 簇夫/jVKB扇区数 256 51l 8 l6 0.512—8 4 8 512—1O23 16 32 8一l6 8 l6 1024—2047 32 64 16—32 l6 32 数据采集器使用的硬盘容量为 40G,分四个区 (一个主分区和三个逻辑分区),每个分区大小为 9000 MB。分区格式为 FA 2,每簇有 l6个扇区, 大小为 8KB。 程序启动后,首先将硬盘 Device register中的 SRST置 l使硬盘复位,在硬盘复位后渎取 MBR0和 BPBO,在FAT中找到 Special Sector并检查是否有标 志位0XF7FF,如果没有则说明硬盘是第 1次被使 用,如果有则从中读取参数准备传输数据。为了在 每次启动程序后能迅速查找到应使用的文件名、下 一 个空簇的位置、正在使用的磁盘等参数,将硬盘第 3簇中第 l扇区标志为S~cial Sector,用于储存这些 参数。每个分区被划分出200M空间为保留区,当发 现磁盘空间不足200M时即显示磁盘已满,不再用当 前磁盘存储数据而是使甩下一个磁盘。 2.3监控器 数据采集器的电源由镍镉电池组提供,它们都 在水下电子舱中,其电源的开启或关闭由监控器控 制。监控器位于水面或者舱内,它与 PC机一起控 制数据采集器的工作,设置采集器的通道增益和选 择需监测的通道;可以根据需要选择监听方式:耳 机或者扬声器;在监听的同时还可以用示波器或者 Pc机观测信号波形和频谱。 3 结束语 现代微电子技术和 EDA技术的发展 使得可编程 ASIC的性能和易用性飞速提 高。使用 FPGA可以将对电子线路的设 计转化为对应用程序的设计,这样不仅 极大地提高了系统设计效率,缩短了没 计周期,而且使设计者摆脱了大量的辅 助性工作,将精力集中于创造性的方案 与概念的构思上,并为将来对系统功能进行扩展提 供了方便。 本文较详细地阐述了基于 FPGA的多通道数 据采集系统的没计,同时还阐述了以数字信号处理 器(DSP)作为控制器的存储记录系统的设计。在 设计过程中充分利用 FPGA开发平台 MAX+PLUS Ⅱ、DSP的开发平台Code Composer Studio的强大仿 真功能,对每个功能模块的正确性进行验证,确保 了系统设计的顺利完成,其性能指标达到了项目预 期的要求。 参 考 文 献 [1]戴明桢,周建江.TMS320C54x DSP结构、原理及应用 [M].北京航空航天大学出版社,2001 [2]褚振勇,翁木云.FPGA设计及应用[M].西安电予 科技大学出版社,2(102 [3]曾繁泰,陈美金,VHDL程序设计[M].清华大学出 版社 ,2001 [4]宋群生,宋亚琼.硬盘扇区读写技术[M].机械_丁 业出版社 ,2004 [5]ADS8320 ANALOG —TO —DIGm CONVERTER Datasheet.1999 [6]TMS320C54xDSP Applications Guide Reference Set. 1999 (上接第l 15页) 4 结束语 本文针对航空维修管理系统本身的特点和设 计要求,在分析了四种求解关键路径算法的基础 上,选择了一种适合本系统的算法并给出了该算法 的实现方案。在航空维修管理系统的实际应用过 程中。该算法取得了很好的效果,并给其他类似实 际问题的解决提供了⋯种借鉴。 参 考 文 献 [1]严蔚敏,吴伟民编著.数据结构[M].北京:清华大 学出版社,2002 [2]徐凤生,黄倩.关键路径求解的耘算法[J].计算机 应用,2004,24(12):108—109 [3]张春生.关键路径的稀疏矩阵求解算法[J].i1’算机 应用,2006,26(3):529—530 [4]徐凤生.~种求关键路径的新算法[J].计算机工程 与应用,2005,41(24):82—84 维普资讯 http://www.cqvip.com
本文档为【基于FPGA和DSP的数据采集器设计与实现】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
is_217606
暂无简介~
格式:pdf
大小:254KB
软件:PDF阅读器
页数:4
分类:互联网
上传时间:2011-09-08
浏览量:30