专用集成电路(ASIC)设计和应用概论

第一章专用集成电路(ASIC) 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 和应用概论 王茁 1.1 引言 1.2 电子系统设计技术 1.2 电子电路技术 1.3 ASIC设计的技术 1.1引言 本课程将讲述专用集成电路的相关知识和专用集成电 路的应用设计的相关内容。通常电路系统的设计可以分 为系统级、电路级、和物理实现级等三个方面，我们主 要侧重于后面两个方面，偏重于电路结构，至于芯片的 工艺方面的请参考其他课程。 本章首先对电子线路系统的各个设计层次的CAD工具 以及方法步骤做一个简单的总结，以便大家对整个设计 流程和方法有大概的了解。具体的CAD工具和具体的设 计语言在本课程不作详细的讲解。相关内容请参考其他 课程，和书籍。 • ASIC概述： 顾名思义，专用集成电路；但相对于所谓的通用集 成电路，它们的差别并不是非常清晰； 1.1引言 最严格的符合ASIC定义的那种芯片是那种自己设计 自己用的芯片，但是从目前的半导体产业来看，这种 ASIC的风险大，效益低，看不到前景。 举个大的例子：原来米军的军用集成电路，因为那 时候的半导体集成电路可靠性稍低，普通的军用器件有 一个883的优选器件清单，很多上都是特殊工艺和特殊制 造、严格筛选的器件，到了90年代中后期，大多数公司 都不再原意制造和研制这些特殊和用量少的器件了，因 为量少，必然意味着成本高和产值低。现在大家的做法 是：普通的军用器件直接从产量大的经过批量应用考验 的商用器件中优选然后更改封装（不同的封装的抗温度 冲击，密封和抗辐射性能不一样）作为普通军用器件， 甚至宇航级的器件。 另外一个例子是：中兴购买ARM9 IP的那颗SOC 目 前也基本算挂了。 1.1引言 因此那种所谓的真正的ASIC，在没有大的市场和雄 厚资金实力的情况下，是不适于开发的。只有当产品的 需求量达到必要的门限，为了进一步降低产品单价的情 况下，或者在不计成本的前提下追求小体积和高集成度 的情况下才有必要这样做。 其它的芯片，从广义的角度来看只要是为了完成某种 非通常应用而生产的器件我觉得都可以看作ASIC。 • ASIC和电子系统的设计 1.正向设计： 1.1引言－2 将芯片或者系统的功能划分为不同的模块，然后设计 和约定模块间的接口方式。 以模块为单位，用相应的逻辑或者模拟描述语言或者 符号图、网表设计完成各个模块的预定功能。 使用相应的CAD软件对上述的原始模块设计进行综合 和优化。 根据模块外部功能要求和内部状态要求，提出仿真 参量和时序波形，对各个模块的功能和状态进行 检测 工程第三方检测合同工程防雷检测合同植筋拉拔检测方案传感器技术课后答案检测机构通用要求培训 和 验证。 根据现有工艺参数设计芯片版图或者根据现有的器件 设计相应PCB版图。 1.1引言－3 剩下的工作一般来讲就是芯片和电路的制造等等。 2.反向设计： 也就是通常说的仿制。主要涉及，1是原有器件或者系 统的功能 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 ；2是芯片或者电路的解剖和测绘。我觉得 应该将学习的基础放在正向设计的上才是根本。反向设 计只能作为相关ASIC芯片和系统设计的起步阶段。 •现代ASIC设计和电路系统设计的两大策略 （1）并行方式：将电子产品的相关功能、制造特性、 销售、维护特性等全程统一进行设计的一种方法 1.1引言－4 其核心就是电子产品设计对象的全面可预测性 （2）Top－Down设计，在设计新的电子产品和系统时， 从高层次的系统级别入手，包括 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 设计和验证、电路 以及PCB的设计直到底层的ASIC版图设计，整个设计中 充分使用计算机和CAD软件工具完成，实现设计，测试， 工艺的一体化。高级数字逻辑硬件描述语言就是为了适 应这一需要而出现的。 •电子设计的两个层次方向 （1）系统级设计：以往的系统设计时，在整个系统完 工前，系统的具体性能指标不可预知，系统的整体性能 1.1引言－5 必须通过系统联合调试才能够或者较为确切的参数。而 目前的以top-down为例，通过自上而下的设计方式和 CAD软件的应用，可以在正式系统构建完成以前对比和 调整设计方案，已或者预期性能的电子电路系统。 （2）ASIC设计，以往ASIC设计是专业IC厂家的事情， 现在的情况是这样的，由于通用计算机的普及和性能的 大幅度提高，现在ASIC的设计主要是由研制电路系统的 单位自己通过相应的功能描述语言和CAD工具结合芯片 加工厂的工艺参数，完成电路功能描述、综合、功能仿 真校验以及完成工艺相关参数引入后的仿真。然后交付 给版图设计商设计版图，然后交付相应的芯片商生产。 ASIC设计流程 1.2电子系统设计技术 对于设计开发整机电子产品的单位和个人来说， 新产品的开发总是从系统设计入手，首先必须进行方 案的总体论证，功能描述任务和指标的分配。目前电 子系统的设计趋势是复杂和庞大化，同时由于市场竞 争的压力就特别需要在样机问世之前，对产品的整体 性能有一定的可预见性，这就必然要求在系统设计的 前期就采用CAD工具。 而系统级设计工具的出现为系统设计师们提供了 优越的设环境和有力的仿真保障。真正的正向设计是 一次综合和优化的过程。首先是提出以新的概念和设 想，然后经过CAD工具的反复的综合和优化，从而给 出详尽的设计方案及性能，这样在设计阶段就把握到 1.2电子系统设计技术－2 新产品的最终外部特性，一个CAD系统只有具备了系 统级分析开发工具才是完备的。 目前一些大的CAD厂商，例如Cadence所开发的 EDA工具种类很全面，它们支持从系统级设汁开始直 到各种物理实现级上的，全线程的自上而下的设计。 系统设计包括系统方案框图的设计与分析、系统级 验证、测试以及综合、优化等高层次的内容。 目前大多数的系统设计主要指的是数字系统，它的 CAD手段比较完备。同时随着计算机和嵌入式处理器 的性能提高，部分原来通过模拟方式实现的功能，目 1.2电子系统设计技术－3 前都可以通过对模拟信号的数字化，然后对这些数字化后的信号 进行计算处理来实现相应的功能。通过修改算法就可以修改系统 的功能，相对于原来的模拟系统有很大的灵活性。目前半定制的 数字ASIC（FPGA,CPLD)已经发展到了系统集成的水平，使得设 计师有可能实现真正的自上而下的设计。 传统的Bottom一UP设计方法对系统设计人员而言，就是利用 现有的IC通用器件来从下而上组合成一个新的系统。而自top－ down的设计方法则是首先从系统设什入手，从顶层进行功能方框 图划分和结构设计．这时的设计是与工艺无关的。在方框图一级 先进行仿真和纠错，用VHDL语言对高层次系统的行为进行描述， 并且在系统一级进行验证，然后用逻辑综合优化工具生成具体的 门一级的逻辑电路网表，相应的后续物理级实现方式可以是PCB 板也可以是ASIC。设计的主要仿真和调试过程是在高层次完成的， 有利于早期发现结构设计上的错误。 1.2电子系统设计技术－4 1.2电子系统设计技术－5 上面的图是我们设计的一个，双处理器的网络防火墙系统， 板上包括两个400M 32位PPC嵌入式处理器处理器子板，底板为带 有4个10/100M LAN控制器和孤岛式隔离防火墙硬件。整个板上使 用数十颗各种规模的ASIC包括5颗半定制ASIC。 对于这样的系统，我们的设计路线是这样走的： 1.处理器子板作为一个通用和独立的子系统。首先我们根据总的 功能需求大纲，和今后量产的考虑，划分系统为处理器、内存、 运行监控、IO扩展和测试接口等几个大模块，然后再根据：软件 操作系统，应用软件系统和boot系统的要求，我们确定boot rom和 程序的容量；根据将来系统用户的层面范围，和可扩展性我们确 定使用支持32M~256M SDRAM的SODIMM内存总线；根据仿真 和生产测试的要求，在处理器子板上我们对外部引出和扩展了相 应的JTAG口和其他功能测试接口；根据工业环境对稳定性的要求， 在板上预留了监控电路模块；根据用户和今后的扩展需要，对处 理器原有的IO总线、控制信号、中断信号进行了二次扩展。 1.2电子系统设计技术－6 确定处理器子板对外的接口的信号定义，以方便防火墙底板的设 计同步进行；确定硬件的资源配置和处理器资源需求，便于软件 设计同步进行。然后根据各个模块的功能需求选择相应的通用器 件或者ASIC器件进行设计，对于板上的半定制ASIC器件，则由 PCB布局和预布线Æ调整引脚定义Æ再布局布线这样的数个循环， 优化，pcb的设计，最后完成片内逻辑的设计工作。 2.对于防火墙底板，由于属于专项应用设计，基本上是围绕着：可靠 性，功能需求和成本完成的，整个设计与CPU子板同步进行；板 上3片CPLD分别完成IDE模式的CFCii接口两个，一个孤岛式隔离 防护墙硬件控制器。板上4个10/100M LAN控制器分别两两挂接在 两个处理器的PCI总线上。这里的pci总线没有通过通常的插槽与 控制器芯片连接，而是直接在板上连接。 当整个系统都设计完成后，剩下的工作就是，软硬件的联合 调试和用户软件的装载调试。最终成为真正的产品前还需要通过 像电磁兼容性测试和国家相关部门的安全认证。 1.2电子系统设计技术－7 总的来讲，系统设计需要通盘考虑，系统功能、可靠性， 生产和可维护性能，也需要充分考虑系统造价、功能升 级能力等因素。 1.3电子电路设计技术 总的来说，电路设计技术分为三个不同的层次，即系统级、 电路级和物理实现级。电路级的设计现在得到普遍应用，主要包 括数字电路设计和模拟电路设计。 在采用分立元器件的情况下，电路设计完成之后就可以进行 PCB设计．PCB设计属于物理实现级的设计，由于和电路设计关 系比较密切，故将数字电路、模拟电路、PCB设计合起来称为电 子电路CAD技术。 电子电路CAD技术是系统设计和物理实现级设计的中间桥梁， 电 路 设 计 可 以 单 独 进 行 ． 现 在 这 方 面 的 软 件 很 多 ， ORCAD,POWERPCB,PROTEL。这些软件一包都包括，原理图输 入,网表生成，PCB布局，自动布线等功能。其中不少软件目前都 带有，板级的延迟分析，和信号完整性分析功能，给出pcb的介电 系数、板厚等参数和传输延迟容限就可以分析出PCB设计的高速 性能。 protel和orcad中都集成有PSPICE，可以装载由器件供应商提供 1.3电子电路设计技术－2 的相应器件pspice模型就可以完成模拟电路的特性分析。特别的： 模拟电路的设计与数字电路不同，它更关心电路表现出的细节。 模拟电路的设计的主要手段是CAA（即计算机辅助分析），它对 人工设计出的电路进行各种分析、其中包括；直流、交流、非线 性、容差、温度和频域的分析功能．实际上这些功能分析相对于 数字电路的2个或数个确定的逻辑状态要复杂的多，由于分析中的 时间量和幅度量的量化间隔都比较精细，即使电路的规模不大， 所花费的模拟时间都很长。 电子线路的印制板设计可以在图形库的支持下由人机交互完 成、一旦由原理图生成一定格式的网表。根据这一网表，采用 PCB设计软件就可以完成印制板的自动布局有线，之后生成相应 的光绘文件，以便进一步加工PCB板。功能较完善的电路CAD软 件的PCB设计还可以进行在板一级进行热分析、电磁兼容性分析 和信号串扰分析。 1.3电子电路设计技术－3 1.3电子电路设计技术－4 上图是一个较为简单的ARM7处理器子板的 全部原理图，也是采取自上而下的方式完成设计， 左下角是板子的功能模块图，其他3个图分别是： 1. 处理器图； 2. 内存图； 3. 板上外设图； 下面的图分别是 1. 整板布局后的图样； 2. 用cadence 的specctra自动走线的情况； 3. 整板最后的情况； 1.3电子电路设计技术－5 1.3电子电路设计技术－6 1.3电子电路设计技术－7 1.4 ASIC设计技术 对于电子整机系统研制生产方来讲，以往的开发 模式都是用现成的通用元器件、和通用的小规模的集 成块来构筑自己的产品方案，而关于IC本身只是性能 和使用方面的了解、现在情况不同了，ASIC的设计 已经在整机系统与电路的设计中占有举足轻重的地 位．电子产品中将子系统或各个功能部件集成为一片 ASIC的已经非常普遍（SOC)。 由于 ASIC芯片也可以是一种 VLSI器件，其最 大规模已经达到千万门，进入了系统集成的水平，系 统设计人员在研制新的电子系统时越来越多的采用 CAD手段自行设计系统中的ASIC。用ASIC实现系统 集成化的优越性主要在于； 1.4 ASIC设计技术-2 1.实时性能的改善; 2.体积缩小； 3.成本降低； 4.功耗降低； 5.以及由于总元器件数量减少而导致的可靠性提高； 6.保密性增强． 为了进行ASIC的设计，对于整机设计人员来说， 首先需要的是全面掌握的是各种的电子和电路知识。 但按照目前的情况，在遵守由一定的设计规则的前提 1.4 ASIC设计技术-3 下:逻辑设计、ASIC芯片的掩膜版图（Layout）设 计、芯片的加工过程三者是可以独立分别进行的、 因此，单从这点上讲系统与电路的设计师勿须了解详 细的芯片工艺细节，也不必深入到一些具体的工艺设 计中去。 ASIC可以分为数字ASIC和模拟ASIC和数模混合 ASIC。 一.定制的类型： 从定制的类型上ASIC又分为全定制（Full Custom） 和半定制（Semi—Custom）两种。 1.4 ASIC设计技术-4 全定制是一种基于管级的ASIC设计方式．设计 人员使用版图编辑工具，从晶体管的版图尺寸、位置 及互连线开始亲自设计，以用实现ASIC芯片的最优 性能，即：面积利用率高、速度快、功耗低。但这种 方式的设计周期长，比较适合批量大的ASIC芯片设 计。 半定制设计是一种约束性设计方式。约束的主要目 的是简化设计：缩短设计周期，提高芯片成品率。 半定制又分为：门阵列定制和 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 单元定制。 • 门阵列方式是IC厂家事先生产了大批半成品芯片— 其内部成行成列等间因地排列基本的门单元 1.4 ASIC设计技术-5 以门为基本单元的阵列——称之为母片，它只剩下一 层或两层金属铝连线的掩膜，可以根据不同用户电路的不 同要求而定制。 这种方式牵涉工艺较少，设计自动化程度高，设计周 期短，设计费用和造价最低，但是芯片面积利用率也低。 在使用门电路单元进行ASIC设计时，设计人员只需要设计 到电路一级、然后将电路的网表文件和仿真激励和输出发 送给IC厂家即可、版图设计完成以后再而进行一次时序防 真。 • 标准单元方式是IC厂家在芯片版图一级预失设计好 了一批具有一定逻辑功能的单元（其功能覆盖了中小规模 1.4 ASIC设计技术-6 标准IC功能）。这些单元以库的形式放在CAD工具中，每 个单元的结构符合一定的电气和物理标准．故称之为标准 单元。系统设计人员在电路设计完成之后，利用CAD工具 中自动布局有线软件就可以在版图一级完成与电路—一对 应的最终设计。如同门阵列一样，版图设计之后还要进行 时序方真。这种设计方式是利用已有的标准单元库设计出 芯片的全套掩膜层版图． 模拟ASIC也可以用标准单元法设计、但是由于其基本 单元的品种和参数要求比较多，而版图设计中的布局有线 影响也比较大，所以这种方式难以真正使用化、模拟电路 的设计仍以采用全定制方式为主。 1.4 ASIC设计技术-7 不论是数字ASIC或者是模拟ASIC．设计过程大技上分为 两个阶段．电路设计阶段和版图设计阶段、模拟ASIC在 电路设计阶段常常采用pspice工具进行、数字ASIC电路的 设计工具很多，可以有多种输入方式，一般的可以分为， 图形输入和文本输入两种。 版图设计常见的可以采用 Tanner Tools。其设计结果 的输出格式比较普遍的是 CIF格式。 二.ASIC的制作工艺类型： 目前ASIC所采用的工艺主要为CMOS和双极型（主要 用以模拟电路）工艺。ASIC设计中的一个方向是数模混 合ASIC，所对应的工艺常常是采用双极和CMOS混合工艺， 成为BiCMOS。 1.4 ASIC设计技术-8 三、模拟ASIC设计的简述 模拟ASIC的设计与分立元器件电路的设计相比较， 从线路设计和电路结构来看，具有如下一些特点： （l）模拟ASIC的应用环境要求较为一致的电气参数和 经可能小的参数离散性，所以在电路设计时常常采用负 反馈技术来保证电气性能指标的一致性．在基本放大电 路中多采用漂移小、对称性好的差分放大器和有源负载 放大器。 （2）模拟ASIC出于工艺上的考虑．要求在线路设计 中尽量少用几百K欧姆以上的大电阻，偏置电路不用电 阻而用温度补偿效果较好的恒压源、恒流源。电路设计 必须要和版图设计配合实施。 1.4 ASIC设计技术-9 同样由于工艺上的原因，模拟ASIC设计中宁可多用一些 有源器件而少用电阻，或者用有源器件代替无源器件。 ASIC芯片中的电阻（以及电容），由于是和晶体管同 期制作，其精度较低，数值范围有限，温度性能不佳， 占用芯片面积较大从而使成本提高。应用比较普遍的是 在基区扩散时制作电阻，其阻值范围约为 50欧姆一50k欧 姆，相对误差在土20％之内．发射区扩散时制作的电阻 阻值较小，常常作为连线交叉时的“磷桥’。其他的电阻类 似那个还有还有基区沟道电阻，外延层电阻，离子注入 电阻等。 ASIC电路中常用的互连线为铝线条、铜线条、多晶 硅线条，前两者导电性能较好、在交叉布线和双层有线 时采用扩散层作为连线，但不会用作电源和地线，因为 电源和地要求要求小的连线阻抗。 1.4 ASIC设计技术-10 （3）电容主要有pn 结电容和MOS电容两大类，mos 电容应用较广，结电容中主要采用bc结电容、由于集 成电容器的单位面积容量总是难以做大，因此设计中 要尽量避免采用电容、在不得已而采用时要采取措施 以弱化对电容量的需求，例如运放电路中采用密勒电 容去进行频率补偿、放大级间采用直接耦合． （4）二极管，从原则上讲，集成电路中任何一个pn 结都可以用来作二极管，将npn三极管连结成二极管 可以有多种不同的形式，同时也就有不同的性能。金 属与半导体硅材料在接触处形成一势垒，可以构成肖 特基（Schottky）二极管，其开关速度快，正向压降 小，广泛应用于抗饱和电路中和钳位电路中． 1.4 ASIC设计技术-11 双极型电路中，npn晶体管是模拟ASIC设计中选 用较多的器件，其电流放大性能和高频特性都比较好， 当选用其他类型器件时应考虑到工艺上能够和与双极 型npn晶体管相兼容。 不论是电路设计还是版图设计，模拟ASIC设计的 自动化程度都不高、整体与细节的设计都需要设计师 较多的介入，很大程度上依赖于设计师经验和知识的 积累，技术性强。pspice的作用是对给定的电路进行 计算机辅助分析，它辅助设计人员完成大量的模拟测 试工作．以便判断电路设计方案的正确性并全面把握 电路的性能。 pspice要和版图设计、工艺参数等密切 配合去完成整个的设计． 1.4 ASIC设计技术-12 四. 数字ASIC设计 目前数字ASIC系统设计人员很少有必要去进行全 定制式的版图设计，因此可以说数字ASIC的设计工作 量一大半是电路级的设计以及更高的系统组设计．数 字ASlC的设计不象模拟ASIC那么繁琐，它与分立元件 的设计具有较多的共性，允许在更高的系统级层次上 用高级文本语言进行设计。 门阵列包括电可改写的cpld和具有现场配置功能 的FPGA,都具有规则的芯片版图、重复的核心单元各 子阵列之间留有布线通道，四周为输入／输出电路， 电源和地线遍在整个芯片6门阵列的速度高，可靠性好， 功耗低，价格便宜；主要缺点是硅片利用率低，通常 小于70～80％。对于内连线较多的电路，门阵列并非 1.4 ASIC设计技术-13 是最佳的选择方案．如果包含CPLD和FPGA在内， 门阵列算是是应用最为广泛的，也是最易获得的一种 半定制方案。 整个门阵列的设计过程包括原理图或者逻辑的文 本描述输入，后处理及网表生成，逻辑模拟验证，故 障模拟和测试码生成）；以下为版图设计部分，包括： 门阵列布图，版图验证。后仿真和版图数据生成、后 仿真仍然在电路设计的环境下进行。对于电可改写和 配置的CPLD和FPGA，后面的版图设计对应于使用相 应的厂家工具对特定的可编程逻辑芯片进行的适配过 程。与门阵列模式不同，标准单元设计模式中不再 有相同的核心单元，最基础的就是一些精心设计、功 能和版图自异的基本单元，这些单元的版图只有相同 的物理高度，而宽度则可以不同。 1.4 ASIC设计技术-14 五、ASIC测试与可靠性 设计、试制和生产ASIC难免在各个环节会出现一些意 想不到的差错，如何检测这些错误以保证产品的性能和质 量，主要的手段还是借助于测试．为了在设计阶段把关， 在必要时要加入可测性和可靠性设计的内容。 ASIC产品品种的多样性决定了ASIC测试的复杂性，尤其 是大规模ASIC，随着逻辑门数的增加，其外引脚的数目也 增加。使得测试更加困难。 ASIC测试包括三个最基本的测试项目，即直流特性测试， 交流特性测试和逻辑功能测试、在要测试某种芯片之前， 首先要根据性能参数的期望值，规划测试项目并设计必要 的测试条件。 1.4 ASIC设计技术-15 直流特性测试是一种检验芯片好坏和考察芯片可靠性 的简易途径、直流特性测试包括输入特性、输出特性、转 移特性和功能等项目．交流传性测试又称动态特性测试， 主要测试脉冲的传输特性．在给定的输入波形时，测出输 出波形的上升、下降、延时等参数．在进行逻辑功能测试 时，耍设计一组复杂的输入逻辑图形和输出逻辑图形．称 之为测试图形，或调试码、测试矢（向）量等，再与芯片 的实际测试结果相比较。 另外现在应用较多的一种自动化地测试方案是采用 CAT(计算机辅助测试）技术、CAT系统一般由计算机系统 和测试部件两部分组成．专用集成电路CAT技术的基本原 理是：根据测试矢量、测试引脚描述与安排、测试方案三 方面的信息自动综合生成完整的测试文件，计算机软件根 据测试文件自动地将测试数据转换成信号电平或指令码， 1.4 ASIC设计技术-16 按照测试文件中要求的测试项目，逐段按组发送信 号．例如依照文件规定，进行功能测试，测试装置将 理想的期望值和实测的真实数据对比较，以判断是否 有故障并给出错误信息。 目前、不少ASIC CAD系统可以自动生成测试矢 量，它是按照某种算法获得的能够反映电路内部节点 出现恒定“1”故障和恒定“0”故障的输入输出测试图形 , 或者某种给定的错误类型的输入输出测试图形。 ASIC设计中常常强调“可测性设计”，也就是通过 芯片的外部管脚可以对芯片内的各种故障状态作出完 备的测试和发现。在现代的超大规模asic中，如果为 1.4 ASIC设计技术-17 测试内部的逻辑状态而过多的引出很多只具备测试 功能的管脚，是非常不经济的，因为在超大规模芯片 的成本中封装的成本占了很大的一部分。 为了解决上述矛盾，现在很多的芯片都在片内集 成了称之为边界扫描的单元，即JTAG单元，专门完 成芯片的测试功能，JTAG通过串行的方式把ASIC上 的全部外引管脚和内部的测试管脚通过4个信号： TCK,TDO,TDI,TMS，引出。（关于边界扫描将本课 的后面课时详细讲述）。同时有很多ASIC也利用 JTAG接口作为芯片的编程逻辑下载接口，和内部时 序的仿真接口（例如CPLD，ARM处理器等等）；同 时由于JTAG的可级联特性，在使用了多颗带有JTAG 接口的ASIC的板级或者系统级电路中。常常把很多 1.4 ASIC设计技术-18 颗芯片，通过一个JTAG链串接在一起，作为板级和系统级 别的硬件调试接口。 可靠性是指ASIC芯片在规定的条件卞和规定的时间内， 完成规定功能的概率、可靠性设计就是研究如何从设计的 角度去改善和保证ASIC的可靠性。例如，尽量减少芯片外 连线压焊点的数目；电路设计的元件和数值留有一定的无 余度；增加输人端抗浪涌和静电保护电路；合理布局的热 设计；合理有线以防止串扰和电迁移等等。 至于前面提到的可编程逻辑器件（CPLD，FPGA)，我 们专业的其他课程已经有提到，在这里就略去，有兴趣的 或者需要软件的可以和我联系。 1.4 ASIC设计技术-9 多芯片模块（MCM） 所谓MCM，是将多个裸芯片（bare IC dies）放在同一个做好芯片间连线的材质 可以硅片、环氧薄板、陶瓷板体的基底 上，这种做法具有以下优点： 1. 充分利用已有的各种芯片，迅速 搭建一个具有更复杂功能的系统级的独 立封装的器件，以降低芯片的开发成本 和开发风险。 多芯片模块（MCM）-2 2. 可以讲不同种类的集成芯片，例 如可以把双极型的模拟芯片和CMOS的 处理器芯片结合起来。 3. 可以将多个经过经过大量应用实 例证明高可靠的芯片再次装配在一个封 装里，构成一颗高可靠的芯片。 4. 增加封装的密度而且能够减少多 个芯片封装所带来的费用。 多芯片模块（MCM）-3 下面的一页左图为一个将RISC裸核、 LCD控制器，LCD显存，外设等芯片装 配在一个QFP封装里的MCM。 右图为这个芯片基板的剖面结构； • RSIC芯片MCM俯视图 • MCM基板的剖面图 第一章 专用集成电路(ASIC)设计和应用概论 王茁 1.1引言 1.1引言 1.1引言 1.1引言－2 1.1引言－3 1.1引言－4 1.1引言－5 ASIC设计流程 1.2电子系统设计技术 1.2电子系统设计技术－2 1.2电子系统设计技术－3 1.2电子系统设计技术－4 1.2电子系统设计技术－5 1.2电子系统设计技术－6 1.2电子系统设计技术－7 1.3电子电路设计技术 1.3电子电路设计技术－2 1.3电子电路设计技术－3 1.3电子电路设计技术－4 1.3电子电路设计技术－5 1.3电子电路设计技术－6 1.3电子电路设计技术－7 1.4 ASIC设计技术 1.4 ASIC设计技术-2 1.4 ASIC设计技术-3 1.4 ASIC设计技术-4 1.4 ASIC设计技术-5 1.4 ASIC设计技术-6 1.4 ASIC设计技术-7 1.4 ASIC设计技术-8 1.4 ASIC设计技术-9 1.4 ASIC设计技术-10 1.4 ASIC设计技术-11 1.4 ASIC设计技术-12 1.4 ASIC设计技术-13 1.4 ASIC设计技术-14 1.4 ASIC设计技术-15 1.4 ASIC设计技术-16 1.4 ASIC设计技术-17 1.4 ASIC设计技术-18 1.4 ASIC设计技术-9 多芯片模块（MCM） 多芯片模块（MCM）-2 多芯片模块（MCM）-3