高速PCB指南之8

高速 PCB 设计指南 - 1 - 高速 PCB 设计指南之八 第一篇 掌握 IC 封装的特性以达到最佳 EMI 抑制性能 将去耦电容直接放在 IC 封装内可以有效控制 EMI 并提高信号的完整性，本文从 IC 内部 封装入手，分析 EMI 的来源、IC 封装在 EMI 控制中的作用，进而提出 11 个有效控制 EMI 的设计规则，包括封装选择、引脚结构考虑、输出驱动器以及去耦电容的设计方法等，有助 于设计工程师在新的设计中选择最合适的集成电路芯片，以达到最佳 EMI 抑制的性能。 现 有的系统级 EMI 控制技术包括： （1） 电路封闭在一个 Faraday 盒中(注意包含电路的机械封装应该密封)来实现 EMI 屏 蔽； （2） 电路板或者系统的 I/O 端口上采取滤波和衰减技术来实现 EMI 控制； （3） 现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控制 PCB 走线和电路板层(自屏蔽)的电容和电感，从而改善 EMI 性能。 EMI 控制通常需要结合运用上述的各项技术。一般来说，越接近 EMI 源，实现 EMI 控 制所需的成本就越小。PCB 上的集成电路芯片是 EMI 最主要的能量来源，因此如果能够深入 了解集成电路芯片的内部特征，可以简化 PCB 和系统级设计中的 EMI 控制。 PCB 板级和系统级的设计工程师通常认为，它们能够接触到的 EMI 来源就是 PCB。显然， 在 PCB 设计层面，确实可以做很多的工作来改善 EMI。然而在考虑 EMI 控制时，设计工程 师首先应该考虑 IC 芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的工艺技 术(例如 CMOS、ECL、TTL)等都对电磁干扰有很大的影响。本文将着重讨论这些问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 ，并且 探讨 IC 对 EMI 控制的影响。 1、EMI 的来源 数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出 端产生的方波信号频率并不是导致 EMI 的唯一频率成分。该方波中包含频率范围宽广的正弦 谐波分量，这些正弦谐波分量构成工程师所关心的 EMI 频率成分。最高 EMI 频率也称为 EMI 发射带宽，它是信号上升时间而不是信号频率的函数。计算 EMI 发射带宽的公式为： F=0.35/Tr 其中：F 是频率，单位是 GHz；Tr 是单位为 ns(纳秒)的信号上升时间或者下降时间。 从上述公式中不难看出，如果电路的开关频率为 50MHz，而采用的集成电路芯片的上升时间 是 1ns，那么该电路的最高 EMI 发射频率将达到 350MHz，远远大于该电路的开关频率。而 如果 IC 的上升时间为 500ps，那么该电路的最高 EMI 发射频率将高达 700MHz。众所周知， 电路中的每一个电压值都对应一定的电流，同样每一个电流都存在对应的电压。当 IC 的输出 在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场 和磁场，而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百 分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号通道上电容和 电感的控制的好坏，在此，信号源位于 PCB 板的 IC 内部，而负载位于其它的 IC 内部，这些 IC 可能在 PCB 上，也可能不在该 PCB 上。为了有效地控制 EMI，不仅需要关注 IC 芯片自身 的电容和电感，同样需要重视 PCB 上存在的电容和电感。 当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制 高速 PCB 设计指南 - 2 - 作用就会减弱，从而使 EMI 增大；电路中的电流也存在同样的情况，如果电流同返回路径之 间耦合不佳，势必加大回路上的电感，从而增强了磁场，最终导致 EMI 增加。换句话说，对 电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制 IC 封 装中电磁场的措施大体相似。正如同 PCB 设计的情况，IC 封装设计将极大地影响 EMI。 电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。当 IC 的输出级发生跳变 并驱动相连的 PCB 线为逻辑“高”时，IC 芯片将从电源中吸纳电流，提供输出级所需的能量。 对于 IC 不断转换所产生的超高频电流而言，电源总线始于 PCB 上的去耦网络，止于 IC 的输 出级。如果输出级的信号上升时间为 1.0ns，那么 IC 要在 1.0ns 这么短的时间内从电源上吸纳 足够的电流来驱动 PCB 上的传输线。电源总线上电压的瞬变取决于电源总线路径上的电感、 吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义： V=Ldi/dt， 其中：L 是电流传输路径上电感的值；di 表示信号上升时间间隔内电流的变化；dt 表示 电流的传输时间(信号的上升时间)。 由于 IC 管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上升时间 也在一定程度上取决于 IC 的工艺技术，因此选择合适的 IC 就可以在很大程度上控制上述公 式中提到的所有三个要素。 2、IC 封装在电磁干扰控制中的作用 IC 封装通常包括：硅基芯片、一个小型的内部 PCB 以及焊盘。硅基芯片安装在小型的 PCB 上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接。 小型 PCB 实现硅基芯片上的信号和电源与 IC 封装上的对应管脚之间的连接，这样就实现了 硅基芯片上信号和电源节点的对外延伸。贯穿该 IC 的电源和信号的传输路径包括：硅基芯片、 与小型 PCB 之间的连线、PCB 走线以及 IC 封装的输入和输出管脚。对电容和电感(对应于电 场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏。某些设计特征将直接影 响整个 IC 芯片封装的电容和电感。 首先看硅基芯片与内部小电路板之间的连接方式。许多的 IC 芯片都采用绑定线来实现硅 基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细的飞线。 这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CTE)相近。芯片本身是 一种硅基器件，其热胀系数与典型的 PCB 材料(如环氧树脂)的热胀系数有很大的差别。如果 硅基芯片的电气连接点直接安装在内部小 PCB 上的话，那么在一段相对较短的时间之后，IC 封装内部温度的变化导致热胀冷缩，这种方式的连接就会因为断裂而失效。绑定线是一种适 应这种特殊环境的引线方式，它可以承受大量的弯曲变形而不容易断裂。 采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升 高。获得较低电感值的优良设计就是实现硅基芯片与内部 PCB 之间的直接连接，也就是说硅 基芯片的连接点直接粘接在 PCB 的焊盘上。这就要求选择使用一种特殊的 PCB 板基材料， 这种材料应该具有极低的 CTE。而选择这种材料将导致 IC 芯片整体成本的增加，因而采用这 种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体 PCB 直接连接的 IC 存在并且 在设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 中可行，那么采用这样的 IC 器件就是较好的选择。 一般来说，在 IC 封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间 电容是选择集成电路芯片过程的首选考虑。举例来说，小间距的表面贴装与大间距的表面贴 装工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的 IC 芯片，而这两种类型的 表面贴装工艺封装的 IC 芯片都优于过孔引线类型的封装。BGA 封装的 IC 芯片同任何常用的 封装类型相比具有最低的引线电感。从电容和电感控制的角度来看，小型的封装和更细的间 距通常总是代表性能的提高。 高速 PCB 设计指南 - 3 - 引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或 者是电源与返回路径之间的接近程度，因此要考虑足够多的返回路径。 电源和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻分布，而且在 这种引线结构中应该分配多个电源和地管脚对。这两方面的特征都将极大地降低电源和地之 间的环路电感，有助于减少电源总线上的电压瞬变，从而降低 EMI。由于习惯上的原因，现 在市场上的许多 IC 芯片并没有完全遵循上述设计规则，然而 IC 设计和生产厂商都深刻理解 这种设计方法的优点，因而在新的 IC 芯片设计和发布时 IC 厂商更关注电源的连接。 理想情况下，要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情况 并非如此，即使思想最前卫的 IC 厂商也没有如此分配 IC 芯片的管脚，而是采用其它折衷方 法。在 BGA 封装中，一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的 返回管脚，在这种管脚排列方式下，每一个信号与信号返回路径之间仅相差一个管脚的距离。 而对于四方扁平封装(QFP)或者其它鸥翼(gull wing)型封装形式的 IC 来说，在信号组的中心放 置一个信号的返回路径是不现实的，即便这样也必须保证每隔 4 到 6 个管脚就放置一个信号 返回管脚。需要注意的是，不同的 IC 工艺技术可能采用不同的信号返回电压。有的 IC 使用 地管脚(如 TTL 器件)作为信号的返回路径，而有的 IC 则使用电源管脚(如绝大多数的 ECL 器 件)作为信号的返回路径，也有的 IC 同时使用电源和地管脚(比如大多数的 CMOS 器件)作为 信号的返回路径。因此设计工程师必须熟悉设计中使用的 IC 芯片逻辑系列，了解它们的相关 工作情况。 IC 芯片中电源和地管脚的合理分布不仅能够降低 EMI，而且可以极大地改善地弹反射 (ground bounce)效果。当驱动传输线的器件试图将传输线下拉到逻辑低时，地弹反射却仍然维 持该传输线在逻辑低阈值电平之上，地弹反射可能导致电路的失效或者故障。 IC 封装中另一个需要关注的重要问题是芯片内部的 PCB 设计，内部 PCB 通常也是 IC 封 装中最大的组成部分，在内部 PCB 设计时如果能够实现电容和电感的严格控制，将极大地改 善设计系统的整体 EMI 性能。如果这是一个两层的 PCB 板，至少要求 PCB 板的一面为连续 的地平面层，PCB 板的另一层是电源和信号的布线层。更理想的情况是四层的 PCB 板，中间 的两层分别是电源和地平面层，外面的两层作为信号的布线层。由于 IC 封装内部的 PCB 通 常都非常薄，四层板结构的设计将引出两个高电容、低电感的布线层，它特别适合于电源分 配以及需要严格控制的进出该封装的输入输出信号。低阻抗的平面层可以极大地降低电源总 线上的电压瞬变，从而极大地改善 EMI 性能。这种受控的信号线不仅有利于降低 EMI，同样 对于确保进出 IC 的信号的完整性也起到重要的作用。 3、其它相关的 IC 工艺技术问题 集成电路芯片偏置和驱动的电源电压 Vcc 是选择 IC 时要注意的重要问题。从 IC 电源管 脚吸纳的电流主要取决于该电压值以及该 IC 芯片输出级驱动的传输线(PCB 线和地返回路径) 阻抗。5V 电源电压的 IC 芯片驱动 50� 传输线时，吸纳的电流为 100mA；3.3V 电源电压的 IC 芯片驱动同样的 50� 传输线时，吸纳电流将减小到 66mA；1.8V 电源电压的 IC 芯片驱动 同样的 50� 传输线时，吸纳电流将减小到 36mA。由此可见，在公式 V=Ldi/dt 中，驱动电流 从 100mA 减少到 36mA 可以有效地降低电压的瞬变 V，因而也就降低了 EMI。低压差分信号 器件(LVDS)的信号电压摆幅仅有几百毫伏，可以想象这样的器件技术对 EMI 的改善将非常明 显。 电源系统的去耦也是一个值得特别关注的问题。IC 输出级通过 IC 的电源管脚吸纳的电流 都是由电路板上的去耦网络提供的。降低电源总线上电压下降的一种可行的办法是缩短去耦 电容到 IC 输出级之间的分布路径。这样将降低“Ldi/dt”表达式中的“L”项。由于 IC 器件的上 升时间越来越快，在设计 PCB 板时唯一可以实施的办法是尽可能地缩短去耦电容到 IC 输出 高速 PCB 设计指南 - 4 - 级之间的分布路径。一种最直接的解决方法是将所有的电源去耦都放在 IC 内部。最理想的情 况是直接放在硅基芯片上，并紧邻被驱动的输出级。对于 IC 厂商来说，这不仅昂贵而且很难 实现。然而如果将去耦电容直接放在 IC 封装内的 PCB 板上，并且直接连接到硅基芯片的管 脚，这样的设计成本增加得最少，对 EMI 控制和提高信号完整性的贡献最大。目前仅有少数 高端微处理器采用了这种技术，但是 IC 厂商们对这项技术的兴趣正与日俱增，可以预见这样 的设计技术必将在未来大规模、高功耗的 IC 设计中普遍应用。 在 IC 封装内部设计的电容通常数值都很小(小于几百皮法)，所以系统设计工程师仍然需 要在 PCB 板上安装数值在 0.001uF 到 0.1uF 之间的去耦电容，然而 IC 封装内部的小电容可以 抑制输出波形中的高频成分，这些高频成分是 EMI 的最主要来源。 传输线终端匹配也是影响 EMI 的重要问题。通过实现网络线的终端匹配可以降低或者消 除信号反射。信号反射也是影响信号完整性的一个重要因素。从减小 EMI 的角度来看，串行 终端匹配效果最明显，因为这种方式的终端匹配将入射波(在传输线上传播的原始波形)降低到 了 Vcc 的一半，因而减小了驱动传输线所需的瞬时吸纳电流。这种技术通过减少“Ldi/dt”中的 “di”项来达到降低 EMI 的目的。 某些 IC 厂商将终端匹配电阻放在 IC 封装内部，这样除了能够降低 EMI 和提高信号完整 性，还减少了 PCB 板上的电阻数目。检查 IC 芯片是否采用了这样的技术可以更加清楚 IC 的 输出阻抗。当 IC 的输出阻抗同传输线的阻抗匹配时，就可以认为这样的传输线实现了“串联 终端匹配”。值得注意的是串联终端匹配的 IC 采用了信号转换的反射模型。而在实际应用中 如果沿传输线方向分布有多个负载，并且有非常严格的时序要求，这时串联终端匹配就可能 不起作用。 最后，某些 IC 芯片输出信号的斜率也受到控制。对大多数的 TTL 和 CMOS 器件来说， 当它们的输出级信号发生切换时，输出晶体管完全导通，这样就会产生很大的瞬间电流来驱 动传输线。电源总线上如此大的浪涌电流势必产生非常大的电压瞬变(V=Ldi/dt)。而许多 ECL、 MECL 和 PECL 器件通过在输出晶体管线性区的高低电平之间的转换来驱动输出级，通常称 之为非饱和逻辑，其结果是输出波形的波峰和波谷会被削平，因而减小了高频谐波分量的幅 度。这种技术通过提升表达式“Ldi/dt”中的信号上升时间“dt”项来减小 EMI。 总结 通过仔细考察集成电路芯片的封装、引线结构类型、输出驱动器的设计方法以及去耦电 容的设计方法，可以得出有益的设计规则，在电路设计中要注意选择和使用符合以下特征的 电子元器件： *外形尺寸非常小的 SMT 或者 BGA 封装； *芯片内部的 PCB 是具有电源层和接地层的多层 PCB 设计； *IC 硅基芯片直接粘接在内部的小 PCB 上(没有绑定线)； *电源和地成对并列相邻出现(避免电源和地出现在芯片的边角位置，如 74 系列逻辑电路)； *多个电源和地管脚成对配置； *信号返回管脚(比如地脚)与信号管脚之间均匀分布； *类似于时钟这样的关键信号配置专门的信号返回管脚； *采用可能的最低驱动电压(Vcc)，如相对于 5V 来说可以采用 3.3V 的驱动电压，或者使用低 电压差分逻辑(LVDS)； *在 IC 封装内部使用了高频去耦电容； *在硅基芯片上或者是 IC 封转内部对输入和输出信号实施终端匹配； *输出信号的斜率受控制。 总之，选择 IC 器件的一个最基本的规则是只要能够满足设计系统的时序要求就应该选择 高速 PCB 设计指南 - 5 - 具有最长上升时间的元器件。一旦设计工程师做出最终的决定，但是仍然不能确定同一工艺 技术不同厂商生产的器件电磁干扰的情况，可以选择不同厂商生产的器件做一些测试。将有 疑问的 IC 芯片安装到一个专门设计的测试电路板上，启动时钟运行和高速数据操作。通过连 接到频谱分析仪或宽带示波器上的近场磁环路探针可以容易地测试电路板的电磁发射。 第二篇 实现 PCB 高效自动布线的设计技巧和要点 尽管现在的 EDA 工具很强大，但随着 PCB 尺寸要求越来越小，器件密度越来越高，PCB 设计的难度并不小。如何实现 PCB 高的布通率以及缩短设计时间呢？本文介绍 PCB 规划、 布局和布线的设计技巧和要点。 现在 PCB 设计的时间越来越短，越来越小的电路板空间， 越来越高的器件密度，极其苛刻的布局规则和大尺寸的元件使得设计师的工作更加困难。为 了解决设计上的困难，加快产品的上市，现在很多厂家倾向于采用专用 EDA 工具来实现 PCB 的设计。但专用的 EDA 工具并不能产生理想的结果，也不能达到 100%的布通率，而且很乱， 通常还需花很多时间完成余下的工作。 现在市面上流行的 EDA 工具软件很多，但除了使用的术语和功能键的位置不一样外都大 同小异，如何用这些工具更好地实现 PCB 的设计呢？在开始布线之前对设计进行认真的分析 以及对工具软件进行认真的设置将使设计更加符合要求。下面是一般的设计过程和 步骤 新产品开发流程的步骤课题研究的五个步骤成本核算步骤微型课题研究步骤数控铣床操作步骤 。 1、确定 PCB 的层数 电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅阵列(BGA) 组件，就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及层叠(stack-up)方 式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度，实现期 望的设计效果。 多年来，人们总是认为电路板层数越少成本就越低，但是影响电路板的制造成本还有许 多其他因素。近几年来，多层板之间的成本差别已经大大减小。在开始设计时最好采用较多 的电路层并使敷铜均匀分布，以避免在设计临近结束时才发现有少量信号不符合已定义的规 则以及空间要求，从而被迫添加新层。在设计之前认真的规划将减少布线中很多的麻烦。 2、设计规则和限制 自动布线工具本身并不知道应该做些什么。为完成布线任务，布线工具需要在正确的规 则和限制条件下工作。不同的信号线有不同的布线要求，要对所有特殊要求的信号线进行分 类，不同的设计分类也不一样。每个信号类都应该有优先级，优先级越高，规则也越严格。 规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制，这 些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。 3、元件的布局 为最优化装配过程，可制造性设计(DFM)规则会对元件布局产生限制。如果装配部门允 许元件移动，可以对电路适当优化，更便于自动布线。所定义的规则和约束条件会影响布局 设计。 在布局时需考虑布线路径(routing channel)和过孔区域，如图 高速 PCB 设计指南 - 6 - 所示。这些路径和 区域对设计人员而言是显而易见的，但自动布线工具一次只会考虑一个信号，通过设 置布线约束条件以及设定可布信号线的层，可以使布线工具能像设计师所设想的那样 完成布线。 4、扇出设计 在扇出设计阶段，要使自动布线工具能对元件引脚进行连接，表面贴装器件的每 一个引脚至少应有一个过孔，以便在需要更多的连接时，电路板能够进行内层连接、 在线测试(ICT)和电路再处理。 为了使自动布线工具效率最高，一定要尽可能使用最大的过孔尺寸和印制线，间 隔设置为 50mil 较为理想。要采用使布线路径数最大的过孔类型。进行扇出设计时， 要考虑到电路在线测试问题。测试夹具可能很昂贵，而且通常是在即将投入全面生产 时才会订购，如果这时候才考虑添加节点以实现 100%可测试性就太晚了。 经过慎重考虑和预测，电路在线测试的设计可在设计初期进行，在生产过程后期 实现，根据布线路径和电路在线测试来确定过孔扇出类型，电源和接地也会影响到布 线和扇出设计。为降低滤波电容器连接线产生的感抗，过孔应尽可能靠近表面贴装器 件的引脚，必要时可采用手动布线，这可能会对原来设想的布线路径产生影响，甚至 可能会导致你重新考虑使用哪种过孔，因此必须考虑过孔和引脚感抗间的关系并设定 过孔规格的优先级。 5、手动布线以及关键信号的处理 尽管本文主要论述自动布线问题，但手动布线在现在和将来都是印刷电路板设计 的一个重要过程。采用手动布线有助于自动布线工具完成布线工作。如图 2a 和图 2b 所示，通过对挑选出的网络(net)进行手动布线并加以固定，可以形成自动布线时可依 据的路径。 无论关键信号的数量有多少，首先对这些信号进行布线，手动布线或结合自动布 线工具均可。关键信号通常必须通过精心的电路设计才能达到期望的性能。布线完成 后，再由有关的工程人员来对这些信号布线进行检查，这个过程相对容易得多。检查 通过后，将这些线固定，然后开始对其余信号进行自动布线。 高速 PCB 设计指南 - 7 - 6、自动布线 对关键信号的布线需要考虑在布线时控制一些电参数，比如减小分布电感和EMC 等，对于其它信号的布线也类似。所有的 EDA 厂商都会提供一种方法来控制这些参 数。在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后，自动布线的 质量在一定程度上可以得到保证。 应该采用通用规则来对信号进行自动布线。通过设置限制条件和禁止布线区来限 定给定信号所使用的层以及所用到的过孔数量，布线工具就能按照工程师的设计思想 来自动布线。如果对自动布线工具所用的层和所布过孔的数量不加限制，自动布线时 将会使用到每一层，而且将会产生很多过孔。 在设置好约束条件和应用所创建的规则后，自动布线将会达到与预期相近的结 果，当然可能还需要进行一些整理工作，同时还需要确保其它信号和网络布线的空间。 在一部分设计完成以后，将其固定下来，以防止受到后边布线过程的影响。 采用相同的步骤对其余信号进行布线。布线次数取决于电路的复杂性和你所定义 的通用规则的多少。每完成一类信号后，其余网络布线的约束条件就会减少。但随之 而来的是很多信号布线需要手动干预。现在的自动布线工具功能非常强大，通常可完 成 100%的布线。但是当自动布线工具未完成全部信号布线时，就需对余下的信号进 行手动布线。 7、自动布线的设计要点包括： 7.1 略微改变设置，试用多种路径布线； 7.2 保持基本规则不变，试用不同的布线层、不同的印制线和间隔宽度以及不同 线宽、不同类型的过孔如盲孔、埋孔等，观察这些因素对设计结果有何影响； 7.3 让布线工具对那些默认的网络根据需要进行处理； 7.4 信号越不重要，自动布线工具对其布线的自由度就越大。 8、布线的整理 如果你所使用的 EDA 工具软件能够列出信号的布线长度，检查这些数据，你可 能会发现一些约束条件很少的信号布线的长度很长。这个问题比较容易处理，通过手 动编辑可以缩短信号布线长度和减少过孔数量。在整理过程中，你需要判断出哪些布 线合理，哪些布线不合理。同手动布线设计一样，自动布线设计也能在检查过程中进 行整理和编辑。 9、电路板的外观 以前的设计常常注意电路板的视觉效果，现在不一样了。自动设计的电路板不比 手动设计的美观，但在电子特性上能满足规定的要求，而且设计的完整性能得到保证 第三篇 布局布线技术的发展 高速 PCB 设计指南 - 8 - 摘要：随着微孔和单片高密度集成系统等新硬件技术的应用，自由角度布线、自动布局和 3D 布局布线等新型软件将会成为电路板设计人员必备的设计工具之一。 在早期的电路板设计工具中，布局有专门的布局软件，布线也有专门的布线软件，两者 之间没什么联系。随着球栅阵列封装的高密度单芯片、高密度连接器、微孔内建技术以及 3D 板在印刷电路板设计中的应用，布局和布线已越来越一体化，并成为设计过程的重要组成部 分。 自动布局和自由角度布线等软件技术已渐渐成为解决这类高度一体化问题的重要方法， 利用此类软件能在规定时间范围内设计出可制造的电路板。在目前产品上市时间越来越短的 情况下，手动布线极为耗时，不合时宜。因此，现在要求布局布线工具具有自动布线功能， 以快速响应市场对产品设计提出的要求。 1、设计约束条件 由于要考虑电磁兼容(EMC)及电磁干扰、串扰、信号延迟和差分对布线等高密度设计因 素，布局布线的约束条件每年都在增加。例如，在几年前，一般的电路板仅需 6 个差分对来 进行布线，而现在则需 600 对。在一定时间内仅依赖手动布线来实现这 600 对布线是不可能 的，因此自动布线工具必不可少。 尽管与几年前相比，当今设计中的节点(net)数目没有大的改变，只是硅片复杂性有所增 加，但是设计中重要节点的比例大大增加了。当然，对于某些特别重要的节点，要求布局布 线工具能够加以区分，但无需对每个管脚或节点都加以限制。 2、自由角度布线 随着单片器件上集成的功能越来越多，其输出管脚数目也大大增加，但其封装尺寸并没 随之扩大。因此，再加上管脚间距和阻抗因素的限制，这类器件必须采用更细的线宽。同时 产品尺寸的总体减小也意味着用于布局布线的空间也大大减小了。在某些消费类产品中，底 板的大小与其上器件大小相差无几，元件占据的板面积高达 80%。 某些高密度元件管脚交错，即使采用具 45°布线功能的工具也无法进行自动布线。尽管 45°布线工具能对某些恰成 45°的线段进行完美的处理，但自由角度布线工具具有更大的灵活 性，并能最大程度提高布线密度。 拉紧(pull-tight)功能使每个节点在布线后自动缩短以适应空间要求，它能大大降低信号延 迟，同时降低平行路径数，有助于避免串扰的产生。 尽管自由角度设计具有可制造性，并且性能良好，但是这种设计会导致主板看起来不如 以前的设计美观。主板设计在上市时间之后，就可能不再是一件艺术品了。 3、高密度器件 最新的高密度系统级芯片采用 BGA 或 COB 封装，管脚间距日益减小。球间距已低至 1mm，并且还会继续降低，导致封装件信号线不可能采用传统布线工具来引出。目前有两种 方法可解决这个问题：一是通过球下面的孔将信号线从下层引出；二是采用极细布线和自由 角度布线在球栅阵列中找出一条引线通道。对这种高密度器件而言，采用宽度和空间极小的 布线方式是唯一可行的，只有这样，才能保证较高的成品率。现代的布线技术也要求能自动 地应用这些约束条件。 自由布线方法可减少布线层数，降低产品成本。同时也意味着在成本不变的情况下，可 以增加一些接地层和电源层来提高信号完整性和 EMC 性能。 高速 PCB 设计指南 - 9 - 4、下一代电路板设计技术 微孔等离子蚀刻技术在多层板，尤其是在蜂窝电话和家用电器中的应用大大改变了对布 局布线工具的要求。采用等离子蚀刻法在路径宽度内添加一个新孔不会导致底板本身或制造 成本的增加，因为对等离子蚀刻法而言，制作一千个孔的成本与制作一个孔的成本一样低廉(这 与激光钻孔法大不一样)。这就要求布线工具具有更大的灵活性，它必须能够应用不同的约束 条件，能适应不同的微孔和构建技术的要求。 元件密度的不断增加也对布局设计产生了某些影响。布局布线工具总是假设板上有足够 的空间让元件拾放机来拾放表面安装元件，而不会对板上已有元件产生影响。但是元件顺序 放置会产生这样一个问题，即每当放置一个新元件后，板上每个元件的最佳位置都会发生改 变。 这就是布局设计过程自动化程度低而人工干预程度高的原因。尽管目前的布局工具对依 次布局的元件数没什么限制，但是某些工程师认为布局工具用于依次布局时实际上是受到限 制的，这个限制大约为 500 个元件。还有一些工程师认为当在一个板上放置的元件多达 4,000 个时，会产生很大问题。 同顺序算法技术相比，并行布局技术能实现更好的自动布局效果。因此，当 Zuken 收购 Incases 公司后，Incases 的并行布局技术使 Zuken 获益非浅。 5、三维布局 3D 工具针对目前应用日益广泛的异形和定形板进行布局布线。如 Zuken 的 Freedom 最 新工具采用三维底板模型来进行元件的空间布局，随后再进行二维布线。此过程也能告知： 此板是否具备可制造性？ 将来，诸如在两个不同层上采用阴影差分对的设计方法将会变得日益重要，布线工具也 必须能处理这种设计，而且信号速率也将会继续提高。 目前也出现了将布局布线工具同用于虚拟原型的高级仿真工具集成起来的工具，如 Zuken 的 Hot Stage 工具，所以即使在虚拟原型时也能对布线问题进行考虑。 现在，自动布线技术已极为普及。我们相信，自由角度布线、自动布局和 3D 布局等新型 软件技术也会同自动布线技术一样成为底板设计人员的日常设计工具，设计人员可用这些新 工具来解决微孔和单片高密度集成系统等新型硬件技术问题。