用74LS165 扩展并行输入口 下图是利用两片74LS165 扩展二个8 位并行输入口的接口电路图。 74LS165 是8 位并行置入移位寄存器。当移位/ 置入端(S/L)由高到低跳变时，并行输入端的数据置 入寄存器；当S / L = 1 ，且时钟禁止端（第1 5 脚）为低电平时，允许时钟输入，这时在时钟脉冲的作 用下，数据将由Q A 到Q H 方向移位。 上图中，TXD(P3.1)作为移位脉冲输出端与所有74LS165 的移位脉冲输入端CP 相连；RXD（P3.0） 作为串行输入端与74LS165 的串行输出端QH 相连；P1.0 用来控制74LS165 的移位与置入而同S/L 相连； 7 4 L S 1 6 5 的时钟禁止端（1 5 脚）接地，表示允许时钟输入。当扩展多个8 位输入口时，两芯片的首尾 （Q H 与S I N ）相连。 下面的程序是从16 位扩展口读入5 组数据（每组二个字节），并把它们转存到内部RAM 20H 开始的 单元中。 MOV R7，#05H ；设置读入组数 MOV RO，#20H ；设置内部RAM 数据区首址 START： CLR P1.0 ；并行置入数据，S / L = 0 SETB P1.0 ；允许串行移位S/L=1 MOV R1，#02H ；设置每组字节数，即外扩74LS165 的个数 RXDATA： MOV SCON，#00010000B ；设串行方式0 ，允许接收，启动接收过程 W A I T ： JNB RI，WAIT ；未接收完一帧，循环等待 CLR RI ；清R I 标志，准备下次接收 MOV A ，S B U F ；读入数据 MOV @ R 0 ，A ；送至RAM 缓冲区 INC R0 ；指向下一个地址 DJNZ R1，RXDATA ；为读完一组数据，继续 DJNZ R7，START ；5 组数据未读完重新并行置入 ⋯⋯ ；对数据进行处理 上面的程序对串行接收过程采用的是查询等待的控制方式，如有必要，也可改用中断方式。从理论 上讲，按上图方法扩展的输入口几乎是无限的，但扩展的越多，口的操作速度也就越慢。
本文档为【用串行口扩展IO 接口】，请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑，
图片更改请在作品中右键图片并更换，文字修改请直接点击文字进行修改，也可以新增和删除文档中的内容。
该文档来自用户分享，如有侵权行为请发邮件ishare@vip.sina.com联系网站客服，我们会及时删除。
[版权声明] 本站所有资料为用户分享产生，若发现您的权利被侵害，请联系客服邮件isharekefu@iask.cn，我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权，请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传，仅限个人学习分享使用，禁止用于任何广告和商用目的。
浙公网安备 33021202002483