PCF8574T

广州周立功单片机发展有限公司 Tel：（020）38730916 38730917 38730976 38730977 Fax:38730925 1 PCF8574T I2C 并行口扩展电路 1. 特性 ƒ 操作电压 2.5~6.0V ƒ 低备用电流（≤10μA） ƒ I2C 并行口扩展电路 ƒ 开漏中断输出 ƒ I2C 总线 实现 8 位远程 I/O 口 ƒ 与大多数 MCU 兼容 ƒ 口输出锁存，具有大电流驱动能力，可直接驱动 LED ƒ 通过 3 个硬件地址引脚可寻址 8 个器件（PCF8574A 可多达 16 个） ƒ DIP16，SO16 或 SSOP20 形式封装 2. 概述 PCF8574 是 CMOS 电路。它通过两条双向总线（I2C）可使大多数 MCU 实现远程 I/O 口扩展。该 器件包含一个 8 位准双向口和一个 I2C 总线接口。PCF8574 电流消耗很低，且口输出锁存具有大电流驱 动能力，可直接驱动 LED。它还带有一条中断接线（INT）可与 MCU 的中断逻辑相连。通过 INT 发送 中断信号，远端 I/O 口不必经过 I2C 总线通信就可通知 MCU 是否有数据从端口输入。这意味着 PCF8574 可以作为一个单被控器。 PCF8574 和 PCF8574A 的唯一区别仅在于器件地址不相同。 3. 订单信息 封装 型号 名称 描述 PCF8574T PCF8574AT SO16 塑料小型 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 面封装 4. 功能框图 I C BUS CONTROL 2INPUT FILTER 1 2 3 14 15 13 INTERRUPT LOGIC 12 P7 11 P6 10 P5 9 P4 7 P3 6 P2 5 P1 4 P0 8 BIT I/O PORT SHIFT REGISTER LP FILTER WRITE pulse READ pulse POWER-ON RESET 16 8 VDD VSS SDA SCL A2 A1 A0 INT PCF8574 广州周立功单片机发展有限公司 Tel：（020）38730916 38730917 38730976 38730977 Fax:38730925 2 5. 管脚描述 管脚 标号 SO16 描述 A0 1 地址输入 0 A1 2 地址输入 1 A2 3 地址输入 2 P0 4 准双向 I/O 口 0 P1 5 准双向 I/O 口 1 P2 6 准双向 I/O 口 2 P3 7 准双向 I/O 口 3 VSS 8 地 P4 9 准双向 I/O 口 4 P5 10 准双向 I/O 口 5 P6 11 准双向 I/O 口 6 P7 12 准双向 I/O 口 7 INT 13 中断输入（低电平有效） SCL 14 串行时钟线 SDA 15 串行数据线 VDD 16 电源 管脚配置(SO16) 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 INT A0 A1 A2 P0 P1 P2 P3 SDA VSS SCL P7 P6 P5 P4 VDD PCF8574 PCF8574A 6. I2C 总线特性 I2C 总线用于不同的 IC 或模块之间的双线通信。两条线其中之一为串行数据线（SDA），另一条为 串行时钟线（SCL）。当与器件的输出级相连时，这两条线都必须接上拉电阻。数据的传送只有在总线 空闲时才能进行。 位传送 在每个时钟脉冲出现时，总线传送一个数据位。在时钟信号高电平期间，SDA 线上的数据位应保持 稳定，如果此时改变 SDA 线数据则被认为是总线的控制信号（见图 1）。 起始和停止信号 当总线空闲时，数据和时钟线保持高电平。SCL 线为高电平时，SDA 线电平由高至低的变化定义 为总线的起始信号（S）；SCL 线为高电平时，SDA 线电平由低至高的变化定义为总线的停止信号（S） （见图 2）。 广州周立功单片机发展有限公司 Tel：（020）38730916 38730917 38730976 38730977 Fax:38730925 3 系统配置 产生信息的器件称为‘发送器’，接收信息的器件称为‘接收器’。控制信息的器件称为‘主控器’， 而由主控器控制的器件称为‘被控器’（见图 3）。 data line stable; data valid change of data allowed SDA SCL 图 1 I2C 总线上的位传送 SDA SCL P STOP condition SDA SCL S START condition 图 2 起始信号和停止信号定义 MASTER TRANSMITTER / RECEIVER SLAVE RECEIVER SLAVE TRANSMITTER / RECEIVER MASTER TRANSMITTER MASTER TRANSMITTER / RECEIVER SDA SCL 图 3 系统配置 应答 在起动和停止信号之间所传送的数据数量不受限制。每个 8 位字节之后跟随一个应答位。应答位的 时钟脉冲由主控器产生。被控接收器在接收到每一个字节数据之后必须发送一个应答信号；而主控器在 接收到被控发送器发送的数据后，也必须发送一个应答信号。在出现与应答位对应的时钟脉冲时，产生 应答位的器件将拉低 SDA 线，这样在应答位对应的时钟脉冲高电平期间，SDA 保持低电平状态。建立 和保持时间必须纳入考虑。 当主控器作为接收器时，它必须在被控器发送完最后一个字节数据后产生非应答信号，此时发送器 必须将数据线释放为高电平，以使主控器能够产生一个停止信号。 S START CONDITION 9821 clock pulse for acknowledgement not acknowledge acknowledge DATA OUTPUT BY TRANSMITTER DATA OUTPUT BY RECEIVER SCL FROM MASTER 图 4 I2C 总线上的应答 广州周立功单片机发展有限公司 Tel：（020）38730916 38730917 38730976 38730977 Fax:38730925 4 7. 功能描述 D Q CI S FF D Q CI S FF 100 µA to interrupt logic VSS P0 to P7 VDD write pulse data from shift register power-on reset read pulse data to shift register 图 5 I/O 口的简化结构图 寻址 PCF8574 的每个 I/O 口都可单独用作输入或输出。输入通过读模式将数据传送到 MCU（见图 8）， 输出通过写模式将数据发送到端口（见图 7）。 S 0 1 0 0 A2 A1 A0 0 A 1 0 slave address slave address AS 0 1 1 A2 A1 A0 a. b. (a) PCF8574. (b) PCF8574A. 图 6 PCF8574 和 PCF8574A 的从地址 S 0 1 0 0 A2 A1 A0 0 A start condition DATA 1 R/W acknowledge from slave A DATA 2 ASDA SCL WRITE TO PORT t pv DATA OUT FROM PORT slave address (PCF8574) data to port data to port 1 2 3 4 5 6 7 8 acknowledge from slave acknowledge from slave t pv DATA 2 VALIDDATA 1 VALID 图 7 写模式（输出） 广州周立功单片机发展有限公司 Tel：（020）38730916 38730917 38730976 38730977 Fax:38730925 5 S 0 1 0 0 A2 A1 A0 1 A start condition DATA 1 R/W acknowledge from slave A DATA 4 1SDA READ FROM PORT tph DATA INTO PORT slave address (PCF8574) data from port data from port acknowledge from slave stop condition t ps DATA 4 P DATA 2 DATA 3 t irt irt iv INT 图 8 读模式（输入） 中断（见图 9，10） PCF8574 提供一个可以连接到 MCU 对应输入端的开漏输出口（INT）。这样可使 PCF8574 能够启动 系统中另外一处的动作。在输入模式中，口输入信号的上升或下降沿产生中断。在时间 tiv 之后 INT 有 效。 当口数据变为初始值或产生中断端口的数据写入/读出时，中断电路复位并重新激活。在下列条件下 发生复位： ƒ 读模式中，SCL 信号上升沿之后的应答位 ƒ 写模式中，SCL 信号从高到低的跳变之后的应答位 ƒ 应答时钟脉冲期间的中断复位可能会导致中断的丢失 中断复位后 I/O 口的每个变化都会被检测，并在下一个时钟上升沿作为 INT 发送。对另一个器件的 读写不影响中断电路。 MICROCOMPUTER INT INT INT PCF8574 (1) PCF8574 (2)VDD INT PCF8574 (16) 图 9 多个 PCF8574 的中断应用 S 0 1 0 0 A2 A1 A0 1 A start condition 1 P5R/W acknowledge from slave 1SDA SCL DATA INTO P5 t ir INT slave address (PCF8574) data from port 1 2 3 4 5 6 7 8 P stop condition t iv 图 10 I/O 口 P5 的输入变化产生中断 广州周立功单片机发展有限公司 Tel：（020）38730916 38730917 38730976 38730977 Fax:38730925 6 准双向 I/O 口(见图 11) 准双向I/O口可用作输入和输出而不需要通过控制寄存器定义数据的方向。上电时I/O口为高电平。 该模式中只有 VDD 提供的电流有效。在大负载输出时提供额外的强上拉以使电平迅速上升。当输出写为 高电平时打开强上拉，在 SCL 的下降沿关闭。I/O 口用作输入之前应当为高电平。 S 0 1 1 1 A2 A1 A0 0 A start condition 1 P3R/W acknowledge from slave A 0 P3 A PSDA SCL P3 OUTPUT VOLTAGE I OHt I OH P3 PULL-UP OUTPUT CURRENT slave address (PCF8574A) data to port data to port 1 2 3 4 5 6 7 8 图 11 P3 从低变为高再变为低时的瞬时上拉电流 极限参数 标号 参数 最小值 最大值 单位 VDD 电源电压 －0.5 +7.0 V VI 输入电压 VSS－0.5 VDD +0.5 V II DC 输入电流 - ±20 mA IO DC 输出电流 - ±25 mA IDD 电源电流 - ±100 mA ISS 电源电流 - ±100 mA Ptot 总功率损耗 - 400 mW PO 每个输出的功率损耗 - 100 mW Tstg 储存温度 －60 150 ℃ Tamb 工作环境温度 －40 +85 ℃ DC 电气特性 VDD=2.5~6.0V; VSS=0V; Tamb= -40~85℃ 标号 参数 条件 最小值 典型值 最大值 单位 电源 VDD 电源电压 2.5 － 6.0 V IDD 电源电流 工作模式; VDD=6V; 无负载; VI= VDD或 VSS fSCL=100KHz － 40 100 ∝A Istb 备用电流 备用模式; VDD=6V; 无负载; VI= VDD或 VSS － 2.5 10 ∝A VPOR 上电复位电压 VDD=6V;无负载; VI= VDD 或 VSS ; 注 1 － 1.3 2.4 V 输入 SCL；输入/输出 SDA VIL 低电平输入电压 －0.5 － +0.3 VDD V VIH 高电平输入电压 0.7 VDD － VDD+0.5 V IOL 低电平输出电流 VOL=0.4V 3 － － mA IL 漏电流 VI=VDD 或 VSS －1 － +1 ∝A Ci 输入电容 VI=VSS － － 7 pF I/O 口 VIL 低电平输入电压 －0.5 － +0.3VDD V VIH 高电平输入电压 0.7 VDD － VDD+0.5 V IIHL 通过保护二极管的最 大允许电流 VI≥VDD或 VI≤VSS － － ±400 ∝A IOL 低电平输出电流 VOL=1V; VDD=5V 10 25 － mA 广州周立功单片机发展有限公司 Tel：（020）38730916 38730917 38730976 38730977 Fax:38730925 7 标号 参数 条件 最小值 典型值 最大值 单位 IOH 高电平输出电流 VOH=VSS 30 － 300 ∝A IOHt 瞬时上拉电流 应答时高电平（见图 13） VOH=VSS ；VDD=2.5V － －1 － mA Ci 输入电容 － － 10 pF Co 输出电容 － － 10 pF 端口时序；CL≤100pF（见图 9，10） tpv 输出数据有效时间 － － 4 ∝s tsu 输入数据建立时间 0 － － ∝s th 输入数据保持时间 4 － － ∝s 中断 INT（见图 12） IOL 低电平输出电流 VOL=0.4V 1.6 － － mA IL 漏电流 VI=VDD 或 VSS －1 － +1 ∝A 时序; CL≤100pF tiv 输入数据有效时间 － － 4 ∝s tir 复位延迟时间 － － 4 ∝s 选择输入 A0～A2 VIL 低电平输入电压 －0.5 － +0.3VDD V VIH 高电平输入电压 0.7 VDD － VDD+0.5 V ILI 输入漏电流 VDD 或 VDD 脚 －250 － +250 nA 注 1：上电复位电路复位 I2C 总线逻辑，并将所有 I/O 口都置位为 1。 I2C 总线时序特性 标号 参数 最小值 典型值 最大值 单位 I2C 总线时序（见图 12；） fSCL SCL 时钟频率 － － 100 kHz tSW 总线容许的尖峰信号宽度 － － 100 ns tBUF 总线空闲时间 4.7 － － ∝s tSU;STA 起始信号的建立时间 4.7 － － ∝s tHD;STA 起始信号的保持时间 4.0 － － ∝s tLOW SCL 低电平时间 4.7 － － ∝s tHIGH SCL 高电平时间 4.0 － － ∝s tr SCL 和 SDA 上升时间 － － 1.0 ∝s tf SCL 和 SDA 下降时间 － － 0.3 ∝s tSU;DAT 数据建立时间 250 － － ∝s tHD;DAT 数据保持时间 0 － － ∝s tVD;DAT SCL 低电平到数据输出有效 － － 3.4 ∝s tSU;STO 停止信号建立时间 4.0 － － ∝s PROTOCOL SCL SDA BIT 0 LSB (R/W) t HD;STA t SU;DAT t HD;DAT t VD;DAT t SU;STO t frtt BUF t SU;STA t LOW t HIGH 1 / f SCL START CONDITION (S) BIT 7 MSB (A7) BIT 6 (A6) ACKNOWLEDGE (A) STOP CONDITION (P) 图 12 I2C 总线时序 广州周立功单片机发展有限公司 Tel：（020）38730916 38730917 38730976 38730977 Fax:38730925 8 SO16：塑料小型表面封装；16 脚；本体宽 7.5mm UNIT A max. A1 A2 A3 bp c D (1) E (1) (1)e H E L L p Q Zywv θ REFERENCESOUTLINE VERSION EUROPEAN PROJECTION ISSUE DATE IEC JEDEC EIAJ mm inches 2.65 0.30 0.10 2.45 2.25 0.49 0.36 0.32 0.23 10.5 10.1 7.6 7.4 1.27 10.65 10.00 1.1 1.0 0.9 0.4 8 0 o o 0.25 0.1 DIMENSIONS (inch dimensions are derived from the original mm dimensions) Note 1. Plastic or metal protrusions of 0.15 mm maximum per side are not included. 1.1 0.4 SOT162-1 8 16 w M bp D detail X Z e 9 1 y 0.25 075E03 MS-013AA pin 1 index 0.10 0.012 0.004 0.096 0.089 0.019 0.014 0.013 0.009 0.41 0.40 0.30 0.29 0.050 1.4 0.0550.4190.394 0.043 0.039 0.035 0.0160.01 0.25 0.01 0.0040.0430.0160.01 X θ A A1 A2 HE Lp Q E c L v M A (A )3 A 0 5 10 mm scale 95-01-24 97-05-22