null第五章 触发器第五章 触发器null触发器（Flip-Flop）
构成时序逻辑电路的基本逻辑部件。次态：触发器接收输入信号之后所处的新的稳定状态。现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。5.1 SR锁存器（基本RS触发器）5.1 SR锁存器（基本RS触发器）一、电路结构与工作原理特性
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
null 特性方程（触发器次态Qn+1与输入及现态Qn之间的逻辑关系式）：保持、
记忆置1、
置位置0、
复位不允许 信号输入端高电平有效
null 由与非门构成，输入端低电平有效。null二、动作特点
在任何时刻，输入都能直接改变输出的状态
例：
nullSDQnull基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。
（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。
（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。
（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。 在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。5.2 时钟电平触发的触发器5.2 时钟电平触发的触发器 SR触发器（同步RS触发器、门控RS触发器）
一、电路结构与工作原理保持
保持
置1
置0
不定CP=1时null含有直接置1（异步置1）、直接置0（异步置0）端的电平触发SR触发器null二、动作特点
（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。
（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。D触发器（同步D触发器）D触发器（同步D触发器）CP=1时5.3 时钟脉冲触发的触发器5.3 时钟脉冲触发的触发器一、SR触发器（主从型）为提高可靠性，要求每个CP周期输出状态只能改变1次表示脉冲触发方式采用主从结构null仍然存在约束，即S、R不能同时为1CP下降沿到来时有效二、JK触发器（主从型）二、JK触发器（主从型）CP端没有圈，表明高电平为有效信号，即高电平接受输入信号，Q在下跳沿发生变化。nullnull保持
保
持
置
1
置
0
翻
转代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：双下降沿触发JK触发器null二、主从结构触发器的动作特点 主从JK触发器特点：
1、输入信号J、K之间没有约束。
2、存在一次变化问
题
快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题
。即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。null CP＝1期间，主触发器打开，主触发器输出可能受到干扰的影响，造成最终输出发生改变。5.4 边沿触发器的电路结构与动作特点5.4 边沿触发器的电路结构与动作特点 为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CP的下降沿（或上升沿）到时的输入信号状态，与在此前、后输入的状态没有关系。
用CMOS传输门的边沿触发器
维持阻塞触发器
用门电路tpd的边沿触发器
。。。null一、利用CMOS传输门的边沿触发器null TG1（ TG4）的工作状态与TG2（ TG3）相反，无论CP在哪个半周SD、RD信号均能传到Q。null>表明边沿触发，如果CP端没有圈，表明Q在上跳沿发生变化。5.5 触发器的逻辑功能及其描述方法5.5 触发器的逻辑功能及其描述方法 触发器的逻辑功能分类
一、SR触发器
1）凡具有如下功能的触发器称SR触发器null二、JK触发器
1.定义三、D触发器三、D触发器1、定义：四、T触发器四、T触发器1、定义： 同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。
JK触发器的功能急包含了T及SR触发器的功能，在触发器的集成产品中，通常只生产JK及D触发器。
由于不同触发方式的触发器动作特点不一样，所以有时同样的输入加到不同结构而功能相同的触发器上，输出不一定相同。
浙公网安备 33021202002483