MAX+PLUS II原理图输入设计方法

nullnullMAX+PLUSII 原理图输入 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 方法MAX+plusII原理图输入功能：MAX+plusII原理图输入功能：1、支持多层次设计2、可时序仿真（0.1ns），能发现可能的竞争冒险现象3、能将设计中所有电路和测试文件存储入档4、编程下载，进行硬件验证注：除原理图输入，其他流程与文本输入（VHDL）相同 优点：设计者不需具备编程技术、硬件语言，只要会画原理图即可入门。nullMAX+plusII元件库 基本逻辑元件库PRIM：宏功能元件MF：与非门、非门、D触发器等 74系列器件 LPM：兆功能块（类似IP核）1位全加器设计1位全加器设计本章通过1位全加器的设计介绍：原理图输入的设计 步骤 新产品开发流程的步骤课题研究的五个步骤成本核算步骤微型课题研究步骤数控铣床操作步骤 、元件库的调用、原理图的设计方法、多层次设计方法/元件的包装与调用1位全加器的含义：1位全加器的含义：A+B+CY=SO…CO如：1+1+1=1…1方法1：直接列出真值 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf ，用卡诺图化简得到逻辑表达式，从而画出电路图。SO=ABC+ABC+ABC+ABCCO=BC+AB+AC方法2：设计1位半加器，再组合成需要的全加器方法2：设计1位半加器，再组合成需要的全加器1位半加器电路构成：A+B=SO+CO SO=AB+AB CO=AB 步骤2：启动Max plus II原理图设计步骤步骤1：在WINDOWS下为本项工程设计建立文件夹。如E:\MY_PRJ注意： 文件夹名不能用中文，且不可带空格。 此文件夹将被EDA默认为工作库work library 步骤2：启动Max plus IInull步骤3：输入设计项目和存盘选择原理图 编辑器1、新建一个设计文件FILE/NEWnull2、调入元件在空白处 点击鼠标右键在空白处点击鼠标右键，弹出窗口中选择 “Enter Symbol”nullPRIM基本硬件库 MF宏功能库 LPM库选择元件库也可在这里输入元 件名，如2输入与门 AND2，输出引脚： OUTPUT等库中的元件 自动显示null将所需元件全部调入原理图编辑窗非门： NOT2输入与门： AND2同或门： XNOR输入引脚： INPUT输出引脚： OUTPUTnull3、连接原理图将调进来的元件连接成半加器null连线工具： （连 接/断开、拖拉元件连线是否保持连接）箭头（选取）A（输入文字）折线直线曲线圆放大缩小全图橡皮筋功能技巧技巧删除连线/元件：点击或用箭头或拖拉选中， DELETE键 给I/O脚改名：双击PIN NAME/改名将连接好的原理图存盘将连接好的原理图存盘点击保存注意，要存在 自己建立的 文件夹中文件名取为： h_adder.gdfnull步骤4：将设计项目设置成工程文件(PROJECT)FILEPROJECT将工程设置成 当前的文件如果文件没打开 或不是最顶层， 应用NAME注意指向的路 径、文件改变了null步骤5：选择目标器件并编译ASSIGNDEVICE选择器件系列： ACEX1K系列根据实验箱上的 元件型号选择， 选EP1K30TC144-3注意，要消去Show only Fastest Speed Grades的勾，使所 有速度级别的器件 都能显示出来null步骤6：编译compilerMAX+plus II选择编译器编译窗编译START前消去quartus fit项null消去Quartus适配操作Fitter Settings消去这里的勾Processingnull按编译窗口的start注意错误 报告 软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载 和信息窗口Message只有 Timing characteristic… 可忽略 null(1) 建立波形文件。为仿真测试新建一个文件File /New选择波形 编辑器文件步骤7：时序仿真null信号名取样点的值取样点null(2) 输入信号节点从SNF文件中输入设计文件的信号节点NODE ENTER NODE FROM SNF点击“LIST”SNF文件中 的信号节点选取OKnull（3）在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾) OPTION SNAP TO GRIDnull(4) 设定仿真时间。FILE END TIME60usnull(5) 编辑输入信号波形用鼠标拖拉选定区域，再用工具条设高低电平放大/缩小0/1任意/高阻时钟信号null(6) 波形文件存盘。null(7) 运行仿真器。null(8) 观察 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 半加器仿真波形。null(9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.I/O延时时间null(10) 包装元件入库。 选择菜单“File”→“Open”，在“Open”对话框中选择原理图编辑文件选项“Graphic Editor Files”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“Create Default Symbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。null步骤8：引脚锁定方法1：手工输入（不好用）再编译一次，将引脚信息编译进去null 引脚对应情况 半加器信号 目标器件EP1K30TC144引脚号 a 27 b 26 co 39 so 38 null步骤9：编程下载(1) 下载方式设定在编程窗打开 的情况下选择 下载方式设置null(2) 下载/编程1位全加器设计1位全加器设计Ain+Bin+Cin=Cout Sout 结果00~11前面已介绍可用卡诺图化简，直接给出表达式。为说明顶层元件调用，用半加器实现： Ain+Bin=C1 S1 00 01 10 S1+Cin=C2 Sout C1+C2=Cout（因不可能同时为1）null步骤10：设计顶层文件(1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口调出已设计好的半加器元件null(2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。(3) 将当前文件设置成Project，并选择目标器件为EPF1K30TC144-3。(4) 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。null(5) 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。(6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。null(4) 资源编辑（不知）(5) 引脚锁定Device View窗1、MAXplus/Floorplan Editor 2、Layout /FullScreen无勾 3 、Layout/Device View 4 、Layout/Current Assignment Floorplan 拖拉即可