3D封装

3D封装技术 0600150225 吴念聪 近几年来，先进的封装技术已在I C制造行业开始出现，如多芯片模块 ( MCM)就是将多个 IC芯片按功能组合进行封装，特别是三维 (3 D)封装首先突破传统的平面封装的概念 ，组装效率高达20 0％ 以上。它使单个封装体 内可以堆叠 多个芯片，实现了存储容量的倍增 ，业界称之为叠层式3 D封装；其次，它将芯片直接互连，互连线长度显著缩短，信号传输得更快且所受干扰更小 ；再则，它将多个不同功能芯片堆叠在一起 ，使单个封装体实现更多的功能，从而形成系统芯片封装新思路：最后，采用 3 D封装 的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小数十倍。正是由于 3 D封装拥有无可比拟 的技术优势，加上多媒体及无线通信设备的使用需求，才使这一新型的封装方式拥有广阔的发展空间。 3D封装技术又称立体封装技术，是在X — Y 平面的二维封装的基础一 t 7。向空间发展的高密度封装技术。终端类电子产品对更轻、更薄、更小的追求推动了微电子封装朝着高密度的维( 3 D)封装方向发展，3 D 封装提高了封装密度、降低了封装成本，减小 r芯片之间互连导线的长度从而提高器件的运行速度，通过芯片堆叠或封装堆叠的方式实现器件功能的增加。3 D 封装虽可有效的缩减封装面积与进行系统整合，但其结构复杂 散热设计及可靠性控制都比2 D芯片封装更具挑战性。3 D封装设计和应用中面临的主要的问题有：( 1 )高功率密度下器件的散热设计问题；( 2 ) 减薄芯片在加一 r、组装 、用过程中承受机械应力下的可靠性问题；( 3 ) 3 D 器件在组装和应用过程中的热 一机械耦合作用引起的芯片开裂、焊点疲劳等可靠性问题。这些问题都跟3 D封装结构形式有关 ，因此研究3 D封装的结构设计与散热设计具有非常迫切的卵论意义和实际应用价值。 3D封装结构形式 3D封装结构可以通过两种方法实现：封装内的裸芯片堆叠 ( 图1)和封装内的封装堆叠 ( 如图2、图3)。 封装堆叠3D封装结构 封装体堆叠的3 D 封装一般是将大量同一类型的小规模存储器封装相重叠，构成大规模的存储器。一般是利用原有 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 封装体的端子排布，将重叠在一起的小规模存储器封装体的相同端子钎焊在一起，实现封装体之间的电气连接。封装堆叠包括翻转一个已经检测过的封装，并堆叠到一个基底封装上面，后续的互连采用线焊工艺，封装堆叠在印制板装配的时候需要另外的表面安装堆叠T艺。 叠层式3D封装的结构 最常见的裸芯片叠层3 D封装先将生长凸点的合格芯片倒扣并焊接在薄膜基板上，这种薄膜基板的材质为陶瓷或环氧玻璃，其上有导体布线，内部也有互连焊点，两侧还有外部互连焊点，然后再将多个薄膜基板进行叠装互连。它的典型结构和原理图如图l所示 。 裸芯片叠层的工艺流程 裸芯片叠层的工艺过程为：第一步，在芯片上生长凸点并进行倒扣焊接。如果采用金凸点，则由金丝成球的方式形成凸点，在250 ~400℃下，加3D封装的特点与优势压力使芯片与基板互连；若用铅锡凸点，则采用Pb95S n5( 重量比)的凸点，这样的凸点具有较高的熔点，而不致在下道工艺过程中熔化。具体方法，先在低于凸点熔点的温度(180 ~250℃)下进行芯片和基板焊接，在这一温度下它们靠金属扩散来焊接；然后加热到 2 5 0 ~4 0 0℃，在这一温度下焊料球熔化 ，焊接完毕。第一步的温度是经过成 品率试验得到的，当低于 150℃时断路现象增加：而当高于300℃时，则相邻焊点的短路现象增多。第二步，在芯片与基板之间0.05mm 的缝隙内填入 环氧树脂胶，即进行下填料 。第三步，将生长有凸点的基板叠装在一起，该基板上的凸点是焊料 凸点，其成分为Pb／Sn或Sn／Ag熔点定在200 ~240℃。这最后一步是将基板叠装后，再在230~250℃的温度下进行焊接。 MCM叠层的工艺流程 MCM叠层的工艺流程与裸芯片叠层的工艺流程基本 一致 。除上述边缘导体焊接采用互连方式外，叠层3D封装还有多种互连方式，例如引线键合叠层芯片就是一种采用引线键合技术实现叠层互连的，该方法的适用范围比较广 。此外，叠层互连工艺还有叠层载带、折叠柔性电路等方式。叠层载带是用载带 自动键合 ( TAB)实现IC互连，可进而分为印刷 电路板(PCB)叠层 TAB和引线框架TAB。折叠柔性电路方式是先将裸芯片安装在柔性材料上，然后将其折叠，从而形成三维叠层的封装形式。 3D 封装具有2 D封装无可比拟的组装密度，从而使单个封装体实现更多的功能，并使组装电路板PCB的面积可以进一步缩小，从而实现PCB的高密度设计，使得体积内的效率得到提高，且芯片间的导线长度显著缩短，信号传输效率得到提高，减少了信号的时延与线路干扰，进一步提高了器件的电气性能。此外，3 D封装体内部单位面积的互连点数大大增加，器件的集成度更高，外部互连点数减少，提高了IC芯片的工作稳定性。 裸芯片堆叠3D封装可以保持封装体面积的大小，在高度上进行延伸，由于芯片厚度在整个器件厚度中所占比例较小，因此通过裸芯片堆叠形式的3 D 封装相对2D封装在厚度上增加较小，其优点显而易见，封装体积小。但其结构决定了该封装方式的致命弱点，当堆叠中一层电路出现故障时，整个芯片都要报废。对于封装堆叠的3D封装来说，封装堆叠使得能够堆叠来自不同供应商和混合集成电路技术的裸片,也允许在堆叠之前进行预烧和检测。 叠层3D封装符合MCP的技术要求 由图1可见，与其他二维多芯片封装( 2D-MCP)不同，3D多芯片封装(3D-MCP)为垂直方 向上的堆叠。虽然 MCM 组装也是多芯片封装，但其基板面积与芯片面积的比例过大，封装效率相对较低。尽管3D封装并不是一种新概念，但它一直到近几年来才得以广泛应用，究其原因主要是 3D封装的成本较高。随着多媒体技术的发展 ，无线通信设备在重量轻、体积小的同时要求功能完备。消费类电子新品如MP3和双模式数码相机 ( DSC)要求芯片体积小、耗 电少、存储速度快。可以说，一方面便携式电子信息产品的发展趋势迫切需要在提高芯片运行速度的同时，于较小的体积内实现多种功能及更大的存储容量，而原有的传统封装已经不能满足这一要求；另一方面随着芯片工作频率的上升，过长的引线会导致芯片间的数据传输速度变慢，目前芯片的最高频率已超过1GHz ，而P CB上的信号传输速度通常不超500 MHz，这对于高性能的数字信号处理器 ( DSP)来说，适合外围设备的低频率只能采用分频的方法。而在系统封装 ( S I P)中若采用3D封装技术，则将微处理器与存储器整合在一起，这就显著缩短了连线长度，在芯片尺寸减小的情况下，显著提升了芯片工作性能。 叠层3D封装方式的技术优势 3D封装拥有无可比拟的组装密度，组装效率高达200％以上，从而使单个封装体可以实现更多的功能，并使外围设备PCB的面积进一步缩小。体积内效率得到提高，且芯片间导线长度显著缩短，信号传输速度得以提高，减少了信号时延与线路干扰，进一步提高了电气性能。另外，3D封装体内部单位面积的互连点数大大增加，集成度更高，外部连接点数也更少 ，从而提高了 I C芯片的工作稳定性。 裸芯片堆3D封装可以保持封装体面积的大小，在高度上进行延伸，由于芯片厚度在整个器件厚度中所占比例较小，因此通过裸芯片堆叠形式的3D封装相对2 D 封装在厚度上增加较小，其优点显而易见，封装体积小。但其结构决定了该封装方式的致命弱点，当堆叠中一层电路出现故障时，整个芯片都要报废。对于封装堆叠的3 D 封装来说 ，封装堆叠使得能够堆叠来 自不同供应商和混合集成电路技术的裸片，也允许在堆叠之前进行预烧和检测。 3D封装结构与热设计的挑战与发展3D封装的结构与热问题是影响其长期可靠性的主要因素。但3D封装属于新型封装结构，相关标准尚未建立。业界公司在设计3D封装器件时一般还是参照2D封装的设计标准，只是在高度方向上进行堆叠。没有考虑3D封装结构复杂、应力分布 、热传导路径与2 D封装的不同而产生的相应改进，因此参照2D封装进行设计很难达3 D 封装结构、散热 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 的最优。根据国内外研究现状，目前尚没有综合应用结构优化、传热学、数学、力学、材料学、半导体工艺、组装丁艺、有限元仿真、可靠性理论、可靠性试验等多学科知识对3D封装进行系统性研究 ，以获得3 D封装结构设计与散热设计基本规律。3D封装结构设计与散热设计主要面临的挑战有。 总结 初级经济法重点总结下载党员个人总结TXt高中句型全总结.doc高中句型全总结.doc理论力学知识点总结pdf ： 本文描述了3D封装的结构形式，裸芯片叠层的工艺流程，MCM叠层的工艺流程。随着IC制造技术日新月异，而封装技术则伴随着IC 设计和制造技术的发展经历了漫长之路。叠层3D封装的出现 ，解决了长期以来封装效率不高，芯片间互连线较长而影响芯片性能以及使芯片功能单一的问题，它使LSI芯片体积小、重量轻、功耗低、功能趋于完善。因此，叠层3D封装更适合于便携式电子信息产品和高频率、高性能的电子设备，其中采用3D封装的存储器几乎在体积不变的情况下将容量翻倍且频率更高。 参考文献： [1]B.Kim,J. Rychwalski and D. Schmauch, “Cutting Edge Electrodeposition Technologies for 3D Chip Integration”, IMAPS International Conference and Exhibition on Device Packaging, March 20-23, 2006 [2] C. Ababei, and K. Bazargan, "Exploring Potential Benefits of 3D FPGA Integration", Field-Programmable Logic and its Applications (FPL), 2004 [3] 王文利 ，梁永生。三维立体封装(3D)结构与热设计面临的挑战，深圳信息职业技术学院学报，第5卷第4期，2007年12月。 [4] 翁寿松，3D封装的发展动态与前景，电子与封装，第六卷，第一期，2006年1月。 [5] 陆晋,成立，王振宇,李岚，李加元，汪建敏. 先进的叠层式3D封装技术及其应用前景，半导体技术第31卷第9期，2006年9月。