下载

1下载券

加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 数字电路自测题(§1-§5)

数字电路自测题(§1-§5).doc

数字电路自测题(§1-§5)

renpengping
2011-03-20 0人阅读 举报 0 0 暂无简介

简介:本文档为《数字电路自测题(§1-§5)doc》,可适用于高等教育领域

数字电路自测题(§§)数字电路自测题(§§)第章数字逻辑基础选择题(.)=()()=(DC)()=()保留位。(.)=()(.)=(FD)()=(BC)与()相等的数有(ABC)。A()B(DD)C()D(.)BCDE(.)BCD(.)=(.)=()余BCD.八进制数()的十六进制数是C。A(C)B(B)C(B)D(B)用两个符号对个信息进行编码则至少需要B。A位B位C位D位BCD代码()表示的数为()则该BCD代码为C。ABCD码B余BCD码CBCD码DBCD码BCD代码()表示的数为()则该BCD代码为B。ABCD码B余BCD码CBCD码DBCD码填空题.将二进制、八进制和十六进制数转换为十进制数的共同规则是​​​。.十进制数对应的二进制数为    十六进制数FE对应的二进制数为。二进制数B对应的十进制数为对应的BCD码为。 二进制数B对应的八进制数为对应的十六进制数为。()BCD表示的十进制数为。()BCD表示的十进制数为。())BCD表示的一十进制数为。.()余BCD表示的十进制数为。数字字符“”对应的ASCII码为。l字母字符“b”对应的ASCII码为。格雷BCD码的主要特征是。奇校验码的任意一个码组中l的个数总是个它可以检测位错误。填空题参考答案.按权展开BB..D()BCDQBHDD.DDB(H)B(H)具有单位距离特性即任意相邻的两个码组中只有一个码元不同。答案:奇数一位或奇数第章逻辑门电路选择题可以实现F=A⊙B的门电路是C。某电路的输入、输出波形如图所示该电路实现的逻辑运算是A。A异或逻辑B同或逻辑C与非逻辑D或非逻辑题型变换:某电路的输入波形如图中的A,B所示输出波形如图中的F所示该电路所实现的函数表达式为D。题型变换:可实现图所示波形关系的逻辑门是下图中的B。电路如图所示当G=时F=当G=时F=。写出图所示电路的F的表达式,当G=时F=,当G=时F=。对应下图(a)所示的波形,画出下图(b)中各电路的输出波形。解:各电路的输出波形为:TTL门电路如图下图所示其中能完成F=的电路是C。​ 写出下图中各电路的F的表达式。解:某TTL的参数如下:IIH=}A,IIS=mA,IOHmax=μAIOLmax=mA求其扇出系数N解:驱动门输出UL时驱动门输出UH时因此:N=下图所示电路的输出函数表达式F为A、C、E。TTL门组成的逻辑电路如图所示则F为A。逻辑函数的最简式为D。AB=BCF=DF=由图所示的波形可知F与A,B的逻辑关系D。AF=A十BBF=ABCF=DF=逻辑函数F(ABC)=A⊙C的最小项标准式为C。已知逻辑函数F=()则F的最简反函数为D。ABCD在下列各组变量取值中使函数F(ABCD)=()的值为的是D。ABCD逻辑函数的最简或非式是。填空题直接把两个门的输出连在一起实现“与”逻辑关系的接法叫。三态输出门的输出端可以出现、和种状态。三态门的主要用途是可以轮流传送几个不同的数据或控制信号。.用工作速度来评价ECL,TTL,CMOS集成电路速度快的集成电路依次为。用抗干扰能力来评价ECL,TTL,CMOS集成电路抗干扰强的集成电路依次为。CMOS门电路的输入阻抗很高所以静态功耗但由于存在输入电容所以随着输入信号频率的增加功耗也会。单极型集成电路主要包括、和。TT与非门的两个状态通常称为关态和开态当输入有一为低电平时对应的是态当输入全为高电平时对应的是态。TTL与非门的额定高电平VOH=伏额定低电平VOL=伏。(设电源电压VCC=V)正逻辑的与门是负逻辑的正逻辑或门是负逻辑的。正逻辑的或非门是负逻辑的正逻辑的与非门是负逻辑的。在TTL三态门、OC门、与非门、异或门和或非门电路中能实现“线与”逻辑功能的门为能实现总线连接方式的门为。TTL与非门的关门电平为V,开门电平为V,当其输入低电平为V高电平为V时其输入低电平噪声容限VNL为输入高电平噪声容限VNH为。如果某TTL与非门的输入低电平噪声容限VNL=V,输出低电平VOL=V,那么它的关门电平VOFF为。对于或非门只要有一个输入为高电平则输出就为电平所以对或非门多余输入端的处理不能接电平。对于TTL与非门只要有一个输入为低电平则输出就为电平所以对与非门多余输入端的处理不能接电平。在NMCS门电路中负载管的跨导而驱动管的跨导。(低)(高)在TTL类电路中输入端悬空等效于电平。一般TTL集成门电路的平均传输延迟时间比CMOS集成门电路功耗比CMOS门电路的。双极型集成电路主要有、、和品类型。填空题参考答案线与高电平低电平高阻在相同的信号线上分时.ECL–TTLCMOSCMOS–TTLECL极微增加PMOSNMOSCMOS关开或门与门与非门或非门C门三态门VV.V(低)(高)(高)(低)小大.高小大TTLECLHTLI'L第章组合逻辑电路的分析与设计选择题与函数式功能相等的函数表达式是B。AABCBACD证明=ABC解:直接利用公式可证明上式。写出的等式。答案:利用多余项定理得等式为写出的对偶式。答案:按对偶式的规定得:答案:DB(这类题目应注意加括号保证运算顺序不变。)的多余项是C。ABCCDDABC函数的最简与或式为D。ABCDABC函数的最简与或式为A。ABCD逻辑函数项逻辑相邻项有哪些?答案:ABCABC逻辑函数项的逻辑相邻项有。AABCBABCCDE答案:ACD逻辑函数的最小项标准式为A。使逻辑函数为的逻辑变量组合为D。使逻辑函数为的逻辑变量组合为ACD。的最简与或式为B。将逻辑函数(,,)D的最简的或非式为D。逻辑函数F(ABCD)=(,,,,,)+(,,,)的最简与非式是C。逻辑函数F(ABCD)=(,,,,)约束条件为ABAC=其最简与或非式为B。填空题逻辑代数的表示方法有、、和。逻辑变量和函数只有两种取值而且它们只是表示两种不同的逻辑状态。逻辑代数的基本逻辑运算是、和。描述逻辑函数各个变量取值组合和函数值对应关系的表格叫。用、或、非等运算表示函数中各个变量之间描述逻辑关系的代数式叫。逻辑函数表达式的标准形式有和。逻辑函数化简的常用方法有和。最简与或式是指的与或式。约束项是的变量取值组合其值总是等于。任意两个最小项之积恒为全体最小项之和恒为。l.逻辑函数F的卡诺图若全为格对应F=。逻辑函数其反函数=其对偶式F*=。函数的反函数=。若逻辑函数则其反函数=。若逻辑函数F=ABC则其或与形式是。若则有F=G=。函数F=ABBCAC的反函数的与或表达式为。函数的最简与或式为。函数的最简与或式为。填空题答案真值表逻辑函数表达式卡诺图逻辑图与或非.真值表.逻辑表达式最小项表达式最大项表达式代数法(公式法)图形法(卡诺图法)乘积项数最少乘积项中变量数最少。不允许出现或不可能出现。.第章常用组合逻辑功能器件选择题.在二进制译码器中若输入有位代码则输出有信号。①个②个③个④个.用高电平为输出有效的译码器实现组合逻辑电路时还需要。①与非门②或非门③与门④或门用低电平为输出有效的译码器实现组合逻辑电路时还需要。①与非门②或非门③与门④或门在下列电路中只有属于组合逻辑电路。①触发器②计数器③数据选择器④寄存器在组合逻辑电路的常用设计方法中可以用来表示逻辑抽象的结果①真值表②状态表③状态图④特性方程组合逻辑电路的竞争一冒险是由于引起的。①电路不是最简②电路有多个输出③电路中存在延迟④电路使用不同的门电路能实现从多个输入端中选出一路作为输出的电路称为。①触发器②计数器③数据选择器④译码器能完成两个位二进制数相加并考虑到低位来的进位的器件称为。①编码器②译码器③全加器④半加器只本位数而不考虑低位来的进位的加法称为。①全加②半加③全减④半减用来判断电路全部输入中“”的个数奇偶性的电路称为。①触发器②计数器③数据选择器④奇偶校验器.用代码代表特定信号或者将代码赋予特定含义的过程称为。①译码②编码③数据选择④奇偶校验把代码的特定含义翻译出来的过程称为。①译码②编码③数据选择④奇偶校验如需要判断两个二进制数的大小或相等可以使用电路。①译码器②编码器③数据选择器④数据比较器半导体数码管的每个显示线段都是由构成的。①灯丝②发光二极管③发光三极管④熔丝在各种显示器件中的功耗是最小的。①荧光数码管②半导体数码管③液晶显示器④辉光数码管填空题从结构看组合逻辑电路由门电路构成不含也不含信号从输入开始单向传输到输出。组合逻辑电路是指任何时刻电路的输出仅由当时的决定。用文字、符号或者数码表示特定对象的过程叫做。用二进制代码表示有关对象的过程叫n位二进制编码器有个输入有个输出。将十进制数的十个数字编成二进制代码的过程叫。在几个信号同时输入时只对优先级别最高的进行编码叫。把代码的特定含义翻译出来的过程叫n位二进制译码器有个输入有个输出工作时译码器只有一个输出有效。两个位二进制数相加叫做。两个同位的加和来自低位的进位三者相加叫做。从若干输入数据中选择一路作为输出的电路叫。当输入信号改变状态时输出端可能出现虚假过渡干扰脉冲的现象叫竞争一冒险。.异或逻辑门完成的运算也称为。将个“”异或起来得到的结果为而个异或的结果是。一个二进制编码器若需要对个输入信号进行编码则要采用位二进制代码。变量输入译码器其译码输出信号最多应有个。对于高电平是输出有效电平的译码器每个输出都是。若以这种类型的译码器实现组合逻辑电路时还需要增加。对于低电平是输出有效电平的译码器每个输出都是。若以这种类型的译码器实现组合逻辑电路时还需要增加。当输入变量中“”的个数为奇数时奇校验器的输出为当输入变量中“”的个数为偶数时奇校验器的输出为。填空题答案记忆电路反馈电路输入编码二一二进制编码"n.二一十进制编码(或BCD编码)优先编码译码nn半加全加数据选择器竞争一冒险.模加.全加器要考虑低位来的进位半加器则不需要考虑对应输入的最小项或门对应输入最小项的非与非门第章触发器选择题为了使钟控RS触发器的次态为RS的取值应为B。ARS=BRS=CRS=DRS=要求JK触发器状态由→其激励输入端JK应为B。AJK=×BJK=×CJK=×DJK=×为使触发器克服空翻与振荡应采用D。ACP高电平触发BCP低电平触发CCP低电位触发DCP边沿触发将RS触发器接成D触发器则应将C。AR作为输入D端S=RBS作为输入D端R=CS作为输入D端R=SDR作为输入D端S=为了使D触发器在CP脉冲控制下接收D端的输入信号其直接置位端Sd和直接复位端Rd的逻辑值应为A。ASdRd=BSdRd=CSdRd=DSdRd=电路如图所示其中能完成的电路是B。电路如图所示问该电路是完成何种功能的触发器。请具体分析。(该电路完成丁K触发器的功能)。将JK触发器转换成T'触发器有几种方案?请画出连接图。解:T'触发器特征方程为:即每来一时钟信号触发器翻转一次。下图所示四种连接方式可将JK触发器转换T'触发器。触发器电路如图所示当A=时次态等于B。ABCD触发器电路如图所示次态方程为A。ABCD触发器电路如图所示次态方程为D。ABCD某触发器的状态图如图所示则该触发器是A。AJK触发器BRS触发器CD触发器DT触发器填空题具有两个稳定状态并能接收、保持和输出送来的信号的电路叫。级触发器可以记忆二进制信息位二进制信息有种状态。主从结构的触发器主要用来解决。集成触发器有、和种结构。触发器功能的表示方法有、、和。主从结构的JK触发器存在。由与非门构成的基本RS触发器约束条件是。边沿JK触发器解决了主从JK触发器的问题。.根据在CP控制下逻辑功能的不同常把时钟触发器分为、、、。JK触发器的特性方程为。既克服了空翻现象又无一次变化问题的常用集成触发器有和两种。维持一阻塞D触发器是在CP触发其特性方程为。主从JKFF克服了钟控电平触发器的毛病但存在有问题。同步式时钟触发器是高电平触发方式它存在毛病。主从型触发器的了次变化问题是指在CP=期间主触发器可能且仅能而带来的问题。N级触发器可以记忆种不同的状态。.把JK触发器转换为T’触发器的方法是。填空题答案.触发器位和直接控制问题主从结构边沿结构维持一阻塞特性表特性方程状态图时序图一次变化问题(RS=).一次变化.RSDJKTT'边沿JK触发器维持一阻塞D触发器的上升沿.直接控制和空翻一次变化直接控制一次变化.N将J=、K=

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/15

数字电路自测题(§1-§5)

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利