DDS信号发生器的设计

第 9卷 第 1期 2010年 2月 � � � � � � � � � 无 锡 职 业 技 术 学 院 学 报 JOURNAL OFWUX I IN ST ITUTE OF TECHNOLOGY � � � � � � � � � � Vo l�9 No� 1 Feb�2010 DDS信号发生器的设计 陈 � 慧 1, 2,云乃彰 1 ( 1.南京航空航天大学,江苏 � 南京 � 210016; 2. 无锡职业技术学院 电子信息技术学院,江苏 � 无锡 � 214121) 收稿日期: 2009- 12- 13 作者简介: 陈 � 慧 ( 1980� � ) ,女,江苏丹阳人,硕士研究生,无锡职业技术学院讲师。 摘 � 要:利用现场可编程逻辑门阵列 ( FPGA )实现直接数字频率合成 ( DD S)原理以及以 DDS为核心的信号发生器的 设计,并给出了以单片机 80C51为内核的 FPGA的设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 及信号发生器产生的仿真波形。 关键词:直接数字频率合成技术 ( DDS );现场可编程逻辑门阵列 ( FPGA ) 中图分类号: TN 911� � � 文献标识码: A� � � 文章编号: 1671- 7880( 2010) 01- 0028- 04 Design o fDDS SignalGenerator CHEN Hui 1, 2 , YUN Na i�zhang 1 ( 1. N an jing U niversity o f A eronautics andA stronautics, N an jing� 210016, Ch ina; 2. E lectrical Info rm at ion In stitute, W ux i Institute o f T echno logy, W ux i� 214121, C hina) Abstract: The use o f f ie ld prog rammable gate array s fo r d irect dig ital frequency synthe sis princ ip le and w ith DD S as the core o f the signal g enera tor. D esign on 80C51 sing le�chipm icro computer as the core o f the FPGA and pre sent the sim ulat ion w ave fo rm from the signa l genera tor. Key words: direct d ig ita l frequency synthesis; f ie ld prog ramm ab le gate array � � 作为电子系统必不可少的信号源, 在很大程度 上决定了系统的性能, 因而常称之为电子系统的 心脏 !。传统的信号源采用振荡器, 只能产生少 数几种波形,自动化程度较低,且仪器体积大,灵活 性与准确度差。而现在要求信号源能产生波形的 种类多、频率高,而且还要体积小、可靠性高、操作 灵活、使用方便及可由计算机控制。为此可采用直 接数字频率合成 ( D irec t D ig ita l Synthesis, 简称 DD S)技术,把信号发生器的频率稳定度、准确度 提高到与基准频率相同的水平,并且可以在很宽的 频率范围内进行精细的频率调节。采用这种方法 设计的信号源可工作于调制状态, 可对输出电平进 行调节,也可输出各种波形。 现在我们又可以采用 FPGA /CPLD 作为控制 器, 利用其丰富的 I /O 资源, 并行处理数据。并 且具有高密度、高速度、多功能、低功耗、设计灵活 方便、可无限次反复编程等特点, 由 FPGA /CPLD 完成信号的产生、频率控制、LED 显示等。该方案 的系统方框图如图 1所示, 其优点在于系统结构 紧凑, 可以实现复杂的测量与控制。 图 1� FPGA控制框图 F ig. 1� FPGA contro l block d iag ram 1� DDS基本工作原理 一个典型的 DD S系统如图 2所示,相位累加器 可以在时钟的控制下完成相位的累加;相位 /幅度码 转换电路一般由正弦 ROM 查询表实现; D /A转换 电路,将数字形式的幅度码转换成模拟信号;低通滤 波器将 DD S产生的混叠干扰滤除等四部分组成。 图 2� DDS基本原理框图 F ig. 2� B asic b lo ck diagram o f DD S DD S技术的基本原理是利用采样定理, 通过 查表法产生波形。它首先对需要产生的波形进行 采样,将采样值数字化存入存储器作为查找表, 然 后再通过查找表将数据读出, 经过 D /A转换器转 换成模拟量,把存入的波形重新合成出来。对每一 个时钟脉冲, N位加法器将频率控制字 FSW 与累 加寄存器输出的累加相位数据相加,把相加后的结 果送至相位累加器的输入端。相位累加寄存器一 方面将上一时钟周期作用后所产生的新的相位数 据反馈到加法器的输入端,以使加法器在下一时钟 的作用下继续与频率控制字 FSW 相加, 如图 3所 示, 另一方面将这个值作为取样地址值送入幅度 / 相位转换电路,幅度 /相位转换电路根据这个地址 值输出相应的波形数据。最后经数 /模转换和低通 滤波器将波形数据转换成所需要的模拟波形。这 其中导致了各种误差, 尤其是相位截断误差, 因此 各种杂波是不可避免的。 图 3� 相位累加器原理框图 F ig. 3� Schem atic diag ram of the phase accum ulato r 2� DDS信号发生器的设计 2. 1� 累加器模块 相位累加器是 DD S最基本的组成部分, 由 N 位全加器和 N位寄存器级联而成, 对代表频率的 二进制码进行累加运算,产生累加结果 Y。相位累 加器是一个典型的反馈电路,见图 3。若当前相位 累加器的值为 ∀ n, 经过一个时钟周期后变为 ∀ n + 1,则满足: ∀ n + 1= ∀ n + PSW 由上式可见 ∀ n为一等差数列,不难得出 ∀ n = nPSW + ∀ 0 其中∀ 0为相位累加器的初始相位值。 2. 2� ROM 查找表 DD S查询表所存储的数据是每一个相位所对 应的二进制数字正弦幅值, 在每一个时钟周期内, 相位累加器输出序列的高 M 位对其进行寻址, 最 后的输出为该相位相对应的二进制正弦幅值序列。 查找表时即是把输入的地址相位信息映射成正弦 波幅度的数字量信号,以驱动 D /A转换电路。 2. 3� 数模转换器 数模转换器的作用是将数字形式的波形幅值 转换成所要求合成频率的模拟形式信号。DAC有 电压和电流输出两种,其输出的信号并不能真正连 续可变,而是以其绝对分辨率为最小单位的,所以 其输出实际上是一个阶梯模拟信号。如图 4所示, 最后通过低通滤波器平滑后得到一个纯净的正弦 模拟信号。 图 4� DAC输出的模拟信号 F ig. 4� O utput ana lo g signa l o f DAC 2. 4� LED显示模块 LED显示模块主要是完成频率控制字的显 示,频率控制字控制着频率的大小, 而恰好此时的 频率控制字就是系统输出波形的频率, 所以 LED 显示的也是产生波形的频率。 3� 仿真波形与实验结果 3. 1� DD S仿真图 如图 5所示, 累加器在时钟信号 ( clo ck)的作 用下完成对各类调制信号的相位累加,累加后输出 的数据作为波形表模块 ( lpm df f0)地址输入信号。 29� 第 1期 � � � � � � � � � � � � � � � 陈慧, 等: DDS信号发生器的设计 3. 2� 系统测试结果如表 1所示 表 1� 系统测试结果 Tab. 1� Test results 设置值 5Hz 10H z 120H z 185H z 250H z 实测值 5Hz 10. 2H z 120. 2H z 185. 2H z 250. 2H z 4� 总体设计 本设计采用 FPGA 器件是 A ltera公司的 Cy� c lone II系列的 EP2C5T144,图 6为 FPGA内部电 路结构图,以 Q uartus# 8. 1作为硬件开发平台, 采 用 DD S技术实现全数字波形信号发生器的研制, 频率步进可以很小,切换速度快,频率控制容易, 电 路设计简单。 该图由以下几个模块组成: 输入信号 clock为 50MHz,信号来源于系统有源晶振, 输出频率 CO 为 125MH z,输出频率 C1为 12NHz; RAM的容量 是 256字节; ROM 的容量为 4 k字节; 89C 51单片 机核, 单片机工作时钟设在 12MH z; C 1接到 DD S 的时钟端, DD S的选择端由单片机核的 P3口的低 四位控制, 频率控制字接在 P1口。 通过仿真可产生基本波形:正弦波、三角波、方 波和锯齿波,如图 7和图 8所示。虽然市场上利用 专用 DD S芯片开发的信号源比较多, 它们输出频 率高、波形好、功能也较多, 但控制方式却是固定 的,因此不一定是我们所需要的。而利用 FPGA则 可以根据需要方便地实现各种比较复杂的调频、调 相和调幅功能, 具有良好的实用性。 图 5� DDS总体仿真图 F ig. 5� Overa ll sim ulation d iag ram o f DDS 图 6� FPGA内部电路结构图 F ig. 6� Interna l circuit diagram o f FPGA 30 � 无 锡 职 业 技 术 学 院 学 报 � � � � � � � � � � � � � � � � � 第 9卷 � 图 7� 正弦波、三角波波形仿真图 F ig. 7� Sine w ave, tr iang le w ave sim ulation o f figure 图 8� 方波、锯齿波波形仿真图 F ig. 8� Square w ave, saw too th w ave sim u la tion diag ram 参考文献: [ 1] � 徐志军,徐光辉. CPLD /FPGA的开发与应用 [M ]. 北京:电子工业出版社, 2002. [ 2] � 潘 � 松,黄继业. EDA 技术实用教程 [ M ].北京: 科学出版社, 2005. [ 3] � 徐 � 欣,于红旗, 易 � 凡,等. 基于 FPGA的嵌入式系统设计 [ M ].北京: 机械工业出版社, 2005. (上接第 27页 ) 5� 结 � 语 通过以上分析, 在进行机盖锁设计时, 若能借 助于传统设计方法和 UG 中 M otion和 Advanced S imu la tion模块的强大仿真和分析功能, 可以大大 提高设计效率, 降低设计成本。 参考文献: [ 1] � 赵 � 波. 基于虚拟样机技术的汽车发动机盖锁设计 [ J]. 上海工程技术大学学报, 2008, 22( 12): 323- 326. [ 2] � 唐远志. 发动机罩下落冲击力与散热器架受力分析 [ J]. 湖北汽车工业学院学报, 2004( 6): 14- 15. [ 3] � 赵 � 波. 汽车发动机盖锁虚拟样机建立与分析 [ J]. 机械设计与制造, 2005( 10): 19- 20. [ 4] � 胡小康. UG NX 4运动分析培训教程 [M ]. 北京:清华大学出版社, 2006. [ 5] � 洪如瑾. UG NX 4高级仿真培训教程 [M ]. 北京:清华大学出版社, 2007. 31� 第 1期 � � � � � � � � � � � � � � � 陈慧, 等: DDS信号发生器的设计