高速PCB信号完整性仿真分析

高速PCB信号完整性仿真分析高速 PCB信号完整性仿真分析王显跃，张群英（中国科学院电子学研究所，北京 100080）来源：微计算机信息摘要：随着 PCB 设计越来越复杂，设计周期越来越短，信号完整性仿真分析正变得越来越重要。本文简介了信号完整性针对的基本问题，介绍了基于信号完整性仿真分析的高速 PCB 设计方法，并结合一个高速 PCB设计案例，给出仿真分析的流程和分析结果。关键词：信号完整性信号完整性仿真 IBIS 串扰中图分类号：TP319 文献标识码：A SI Simulation ...

高速 PCB信号完整性仿真分析王显跃，张群英（中国科学院电子学研究所，北京 100080）来源：微计算机信息摘要：随着 PCB 设计越来越复杂，设计周期越来越短，信号完整性仿真分析正变得越来越重要。本文简介了信号完整性针对的基本问题，介绍了基于信号完整性仿真分析的高速 PCB 设计方法，并结合一个高速 PCB设计案例，给出仿真分析的流程和分析结果。关键词：信号完整性信号完整性仿真 IBIS 串扰中图分类号：TP319 文献标识码：A SI Simulation in High Speed PCB Design Wang Xian-yue，Zhang qun-ying (Institute of Electronics, Chinese Academy of Sciences, Beijing, 100080, China) Abstract：Day by day PCB design is getting complicated, and product cycles are shrinking, makes SI simulation of PCB more and more important. This paper presents some basic questions of SI simulation, introduces the design methodology based on SI simulation. Last the design flow and simulation results of a high speed PCB design instance is presented. Key words：Signal Integrity（SI）；SI Simulation；IBIS；Crosstalk 1. 引言从 PCB（Printed Circuit Board）板级设计来看，随着 IC芯片的更新换代，新的高速电平标准不断推出，需要在 PCB 上传输的信号的沿速率越来越快，时序要求越来越高，噪声容限也越来越小， PCB设计任务正变得越来越复杂。同时，产品的推陈出新却越来越快，市场留给 PCB 设计人员的时间越来越少，往往需要 PCB 设计一次成功。这就需要 PCB 的信号完整性仿真分析，在生产以前准确预测 PCB 的工作特性，确保一次成功。事实上，即使对于更为简单的设计，仿真也是一个明智的选择。因为工程设计往往是质量和成本的折衷，通过仿真可以确定最佳的折衷点，即在满足一定设计要求的前提下，最大限度的降低成本。实践证明，仿真的准确性能达到 90%以上[1]，能够满足工程应用的要求。 2. 准备工作在做仿真之前，首先需要掌握信号完整性的基本理论，明确分析的对象，分析的问题，分析的方法。本节介绍分析的对象和问题，下一节将结合工程实例介绍分析的方法和流程。 2.1. 信号完整性分析的对象信号总是从驱动端经过传输媒介到达接收端，所有传输媒介的电磁特性都将影响到接收端的接收到的信号。对于一个典型的数字信号网络，信号由芯片产生，经过芯片输出缓冲器（Buffer）、芯片封装，由焊接点进入 PCB，通过 PCB走线、过孔，有时还要经过各种连接器、插槽、电缆等，最后到达接收端，通常是另一个芯片，再依次经过焊接点、封装，最后到达输入缓冲器。板级的信号完整性分析的对象就是这些传输媒介（通常称为互连线）对信号的影响。通过对互连线各组成部分建模，提取必要的参数，计算出接收端得到的信号波形，并对结果进行分析，这就是信号完整性分析。 2.2. 信号完整性分析的问题信号完整性主要关注两个方面的问题：信号时序和信号质量。就是说，信号是否在正确的时间到达接收端，以及到达接收端的信号是否满足既定的要求，要分析的信号完整性问题也可以分为信号质量问题和信号时序问题。分析信号质量就是要分析接收端得到的电压波形，确保接收端正确采样。电压波形影响逻辑判决的几种情况： V>Vmax或 VVhmax：过冲； Vhmax>V>Vinh：逻辑“1”； Vinh>V>Vinl：逻辑状态不确定； Vinl>V>Vlmin：逻辑“0”； V 方案。因此，信号完整性分析是完全嵌入到 PCB设计流程当中的，见图 2，下面将详细说明仿真分析流程。图 1 信号完整性分析的问题图 2 基于信号完整性仿真分析的 PCB设计流程 z 仿真模型和仿真工具。对于无源器件如电阻、电容、电感、连接器等，可以自己编写 IBIS模型，也可以用专门工具（如 Ansoft HFSS）分析得到。芯片仿真模型从芯片生产厂商处获得。而对板子上的叠层、走线、焊盘、过孔等的模型则由仿真软件自带的场解析工具得到。 z 前仿真。采用 ICX工具 Electrical Editor，先粗略布局，利用曼哈顿布线（Manhattan routing) ，对在设计中存在疑问的地方进行交互式仿真，观察前仿真结果波形，检查过冲/下冲最大值、最大串扰、边沿单调性等，调整电路以改善波形，最后，得到满足条件的电路以及布局布线约束。 z 把设计导入仿真工具。根据前仿真得到的布局布线约束完成布局布线以后，把设计导入 ICX中，需要手动设置一些参数：1）PCB叠层信息，2）PCB板材信息，3）电地层参考电压，4）为元器件设定仿真模型，5）设定激励信号，6）设置差分对。 z 设置检查规则。包括布局布线规则检查和信号完整性规则检查。信号完整性规则主要包括三方面：1）信号完整性规则，包括最大过冲电压和最小下冲电压，振荡电压裕量（Ringback High Margin 和 Ringback Low Margin），单调性检查，传输线特征阻抗等，2）串扰检查方法和最大串扰，3）时序检查方法和时序规则。不同的设计和仿真工具可能需要不同的规则设计。 z 运行仿真，仿真工具将报告规则违反情况，分析仿真结果。 z 修改设计。对出现问题的网络进行交互式仿真，得到改进方案，改进设计。通常要对关键网络单独仿真，察看仿真波形，确保设计最优。 3.2. 案例分析本节将对仿真分析中的几个关键的地方作详细介绍。（ⅰ）IBIS模型对 Spice模型的引用。ICX支持在 IBIS中以[External Model]的方式，引用由 Spice 文件描述的子电路。通过 Ports 关键字把 IBIS 和 Spice 电路端口对应起来， A_to_D和 D_to_A完成模拟信号与数字信号的转换。下面是一个输入缓冲器的例子： IBIS模型的外部模型引用部分： [External Model] Language HSpice Corner Typ Master_clk_buffer_t.cir M_CLK_SP Ports A_signal_pos A_signal_neg A_ReceiveP A_ReceiveN A_to_D D_Receive A_ReceiveP A_ReceiveN -100m 100m [End External Model] 对应的 SPICE子电路（Master_clk_buffer_t.cir文件）： .SUBCKT M_CLK_SP in_p in_n out_p out_n （ⅱ）源同步系统的时序分析。源同步系统通过数据和时钟的同步传输来实现系统的同步，设计要求每一路数据线上的延迟与时钟信号的延迟之差不超过 0.5ns。为实现这一目标，在布线过程中采用蛇形线。但是，蛇形线的时延与蛇形线的绕行方式有很大关系[2]。因此先以等长为目标布线，在后仿真中根据仿真结果调整布线，结果见表 1。表 1 源同步信号时延飞行时间仿真结果 Delay_min (ns) Delay_max (ns) 仿真波形延迟 1.313 1.769 （ⅲ）串扰分析。密集的蛇形线中，串扰是个大问题。通过前仿真，得出布线规则：线宽 5.5mil，差分对对内间距 4.5 mil，与其它线间距 12 mil，阻抗匹配到 100欧姆，串扰控制在 10mv左右。图 3为源同步时钟信号线（350MHz）上的串扰波形，图 4为其信号波形。图 3 源同步时钟信号上的串扰（ⅳ）关键信号波形。图 5是采用交流耦合的 1.4GHz的时钟信号。由波形可以看到， DA 封装管脚上的信号（黄色）边沿存在扭曲（shelf），但还是满足 DA 芯片的要求，而且通过 DA封装和输入调节电路以后，实际给芯片的信号（die信号，绿色）还是比较理想的，因此认为该信号满足要求，没有再做更改。图 4 源同步时钟信号波形图 5 时钟信号波形（1.4GHz） 4. 总结与改进仿真分析要求设计者充分掌握信号完整性的基本理论，并有技巧的使用仿真工具，一些优化可以由软件工具（如 Mentor ICX）自动完成。例如串扰优化。仿真前设定详细布线规则，信号完整性检查规则，仿真工具通过仿真找出违反规则的地方，并根据布线规则调整布线。这要求恰当的规则设置。这样做的好处是显而易见的：当需要在密集的布线区域改变一根走线时，往往需要改动临近的大量布线，手动修改后还需要再通过仿真做规则检查，有可能需要反复多次，而仿真工具可以自动修改到最优。通过给出一些备选方案，仿真工具还可以根据一定的优先级规则自动选择最佳驱动能力，选择最佳匹配电阻等。本文作者创新点：本文总结了信号完整性分析的分析对象、问题和手段，给出基于 IBIS 和 Spice模型混合仿真的例子，提出一种基于信号完整性仿真分析的 PCB设计方法和流程。参考资料： [1] Sudarshan D. Solanki，Ravishankar Kumaraswamy，Signal integrity check by simulation to improve PCB performance，Proceedings of INCEMIC，2003. [2] Wei-Da Guo，Guang-Hwa Shiue，Chien-Min Lin，Ruey-Beei Wu，Comparisons Between Serpentine and Flat Spiral Delay Lines on Transient ReflectionTransmission Waveforms and Eye Diagrams，IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 54, NO. 4, APRIL 2006. [3] 付翊华，梅顺良，基于信号完整性仿真分析的传输电路板的设计，微计算机信息，2006 年，9-1：229-231. [4] Stephen H. Hall，Garrett W. Hall，James A. McCall，High-Speed Digital System Design. [5] Eric Bogatin，Signal Integrity - Simplified. 作者简介：王显跃，男，1982年生，中科院电子所硕士研究生。主要研究方向：高速 PCB设计。 Biography: Wang Xian-yue (1982-), male, han, Beijing, Institute of Electronics, Chinese Academy of Sciences, candidate for Master’s degree, communication and information system, high speed digital design. 通讯地址：北京海淀区北四环西路 19号中国科学院电子学研究所六室(邮编：100080) Email：wxy0293@163.com 张群英，女，1972年生，研究员，中科院电子所。主要研究方向：合成孔径雷达系统研究。

                    本文档为【高速PCB信号完整性仿真分析】，请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑，
                    图片更改请在作品中右键图片并更换，文字修改请直接点击文字进行修改，也可以新增和删除文档中的内容。 
 该文档来自用户分享，如有侵权行为请发邮件ishare@vip.sina.com联系网站客服，我们会及时删除。

                    [版权声明] 本站所有资料为用户分享产生，若发现您的权利被侵害，请联系客服邮件isharekefu@iask.cn，我们尽快处理。

                    本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权，请谨慎使用。

                    网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传，仅限个人学习分享使用，禁止用于任何广告和商用目的。
                

下载需要：免费已有0 人下载

立即下载

高速PCB信号完整性仿真分析

你可能还喜欢